[参考译文] TLV320ADC3101：[TLV320ADC3101]请求与不良输出相关的审查

admin

Other Parts Discussed in Thread: TLV320ADC3101

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1020899/tlv320adc3101-tlv320adc3101-request-a-review-related-to-poor-output

器件型号：TLV320ADC3101

大家好、TI 支持团队

一家客户公司正在开发和审查便携式音频放大器。

在回顾期间发生了以下问题、因此我们请求回顾电路图和寄存器转储。

查看条件

[电路条件]

- MCLK、BCLK、LRCK 都使用外部输入。

-22.5792Mhz、2.8224Mhz、44.1kHz。

[测试]

-输入1kHz 正弦信号。

- Audio Precision 直接接收 ADC 的 I2S 信号以检查模拟输出。

[输出波形]

[TLV320ADC3101原理图]

e2e.ti.com/.../ADC_5F00_Schematic.pdf

[寄存器转储]

e2e.ti.com/.../TLV320ADC3101_5F00_register-dump.txt

谢谢。

此致、

4 年多前

0 admin 4 年多前

TI__Guru**** 2378830 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

应在7月25日之前答复

0 admin 4 年多前

TI__Guru**** 2378830 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件是从器件、具有来自源的 BCK 和 WCLK

MCLK 为22.57MHz

MCLK IN=M*N*AOSR*44.1K

22.57MHZ =2*2*128*44.1kHz

请尝试右侧列中的设置

寄存器转储
第0页
CH：0芯片组：tlv320adc3101
CH 0 REG 00 VAL 00        30 00  00
CH 0 REG 01 VAL 00        30 01 01
通道0 REG 04 VAL 0d        30 04 00        错误编解码器时钟是 MCLK 而不是 BCLK
CH 0 REG 05 VAL 11.        30 05 11.
CH 0 REG 06 VAL 04        30 06 04
CH 0 REG 07 VAL 00        3007 00
CH 0 REG 08 VAL 00        30 08 00
通道0 REG 12 VAL 81        30 12 82.     N=2
通道0 REG 13 VAL 81        30 13 82.     M=2.
CH 0 REG 14 VAL 40        30 14 80     AOSR=128
CH 0 REG 15 VAL 40
CH 0 REG 16 VAL 04
CH 0 REG 19 VAL 00
CH 0 REG 1a VAL 01
CH 0 REG 1b VAL 00        30 1B 00
CH 0 REG 1c VAL 00
CH 0 REG 1D VAL 02
通道0 REG 1e VAL 01
通道0 REG 1f VAL 00
CH 0 REG 22 VAL 00
通道0 REG 24 VAL 电路
CH 0 REG 25 VAL 00
CH 0 REG 26 VAL 02
CH 0 REG 33 VAL 00
CH 0 REG 34 VAL 00
CH 0 REG 35 VAL 12.
CH 0 REG 36 VAL 02
CH 0 REG 37 VAL 02
CH 0 REG 38 VAL 00
CH 0 REG 39 VAL 00
CH 0 REG 3a VAL 00
CH 0 REG 3b VAL 44
CH 0 REG 3c VAL 00
CH 0 REG 3D VAL 01        30 3D 01
通道0 REG 3e VAL 00
通道0 REG 51 VAL C2
CH 0 REG 52 VAL 00
CH 0 REG 53 VAL 00
CH 0 REG 54 VAL 00
CH 0 REG 55 VAL 00

第1页
CH：0芯片组：tlv320adc3101
CH 0 REG 00 VAL 01        30 00 01
CH 0 REG 01 VAL 00
CH 0 REG 04 VAL 00
CH 0 REG 05 VAL 00
CH 0 REG 06 VAL 00
CH 0 REG 07 VAL 00
CH 0 REG 08 VAL 00
CH 0 REG 12 VAL 00
CH 0 REG 13 VAL 00
CH 0 REG 14 VAL 00
CH 0 REG 15 VAL 00
CH 0 REG 16 VAL 00
CH 0 REG 19 VAL 00
CH 0 REG 1a VAL 00
CH 0 REG 1b VAL 00
CH 0 REG 1c VAL 00
CH 0 REG 1D VAL 00
通道0 REG 1e VAL 00
通道0 REG 1f VAL 00
CH 0 REG 22 VAL 00
CH 0 REG 24 VAL 00
CH 0 REG 25 VAL 00
CH 0 REG 26 VAL 00
CH 0 REG 33 VAL 00   30 33 00
CH 0 REG 34 VAL fc    30 34 FC
CH 0 REG 35 VAL 00
CH 0 REG 36 VAL 3f
CH 0 REG 37 VAL 光纤信道     30 37 FC
CH 0 REG 38 VAL 00
通道0 REG 39 VAL 3f
CH 0 REG 3a VAL 00
CH 0 REG 3b VAL 00   30 3B 00
CH 0 REG 3c VAL 00   30 3C 00
CH 0 REG 3D VAL 00
通道0 REG 3e VAL 03
CH 0 REG 51 VAL 00
CH 0 REG 52 VAL 00
CH 0 REG 53 VAL 00
CH 0 REG 54 VAL 00
CH 0 REG 55 VAL 00

30 00 00

30 51 C2

30 52 00

音频（参考译文帖）

音频（参考译文帖）(Read Only)

[参考译文] TLV320ADC3101：[TLV320ADC3101]请求与不良输出相关的审查