[参考译文] TLV320AIC3101：输入信号电平

您能否向我发送 EVM 的器件型号或您可能拥有的任何文档。 我无法在 Internet 上的文档中找到 JP3、JP8

Sanjay-San、您好！

请参阅以下用户指南。 (P38 EVM 原理图)很抱歉、JP3/4和 JP8是拼写错误。 正确名称是 JMP3/JMP4和 J8。
https://www.tij.co.jp/jp/lit/ug/slau219a/slau219a.pdf?ts=1626826557002&ref_url=https%253A%252F%252Fwww.tij.co.jp%252Fproduct%252Fjp%252FTLV320AIC3101

客户告知客户对其电路板进行了测量、结果几乎相同。

此致、
福吉瓦拉

输入在 IN2处给出。 0.7Vrms 应对应于0dbFS。

信号到达 ADC 之前、信号路径中有一个单独的衰减器和一个 PGA。 对于此测试、两个组件都需要设置为0dB。

如果您参考器件数据表第9页的图15，您可以看到 PGA 的增益误差在0dB PGA 增益时高达0.55db。 这对应于 PGA 的增益变化约为6%。  因此，PGA 中的增益1实际上可能高达 1.06。  这意味着输入端的.7/1.06或0.66v 信号可能会导致满量程值。

我认为我们需要确保在该测试中、输入衰减器的增益以及 PGA 的增益设置为0dB。

因此、我列出了一些用于此目的的 I2C 值。 也许您可以在更改这些值后再次尝试测试。

寄存  器值

15.        0x00      PGA 增益左侧  

16.        0x00      PGA 增益正确

17.        0x0F

18        0XF0

19.        0X7C

21.        0X78

22.        0X7C

24        0X78

您好、Sanjay-San、

感谢你的答复。

客户正在使用预设寄存器设置、如下所述。
=> TPA310x EVM GUI 中的预设配置选项卡：ADC =差动输入至数字输出。

我认为、预设寄存器设置的 PGA 增益在 GUI 预设中设置为"0dB"。 请确认上述预设的寄存器设置。

请指出数字输出0dBFS 时的输入信号电平变化。 如果变化不大、则部分增益在哪里？ ADC 本身还是其他模块？ 您提到 PGA 的增益变化通常为0.5dB、但客户测量结果与规格(典型值0.7Vrms)相差约-2dB。 因此、我认为 IN2L/R (14/16引脚)和 DOUT (5引脚)之间的信号路径中还有另一个增益。

此致、
福吉瓦拉