您好、先生、
早上好。 请帮助查看以下电路。
在上电阶段是否存在有关上电序列和 I2C 通信序列的任何问题？
某些电路板在编解码器上电后会出现异常症状(初始化阶段)、即 I2C 时钟在1.8V 上电时将短时间置为低电平、然后 I2C 总线卡在高电平(3.3V)、
主机的 I2C 总线不再正常工作。
CH1 -> 3V3D_AUDIO
CH2->1V8D_AUDIO
CH4 -> I2C1_SCL
此致、
Joseph
您好 Pdjuandi、
感谢您的回复。
第1次实验。
我们尝试移除器件 PU 和 MOSFET、在 R442和 R443上安装跳线。(如下图所示)。
有关编解码器的控制信号、请参阅红色方框图。
电路的上电顺序为5V_SYS -> 3V3_SYS -> AUDIO_PWR_ON (5V_AUDIO、3V3D_AUDIO、3V3A_AUDIO)-> 1V8D_AUDIO
在这种情况下、I2C 总线仍然停止工作、I2C 电压电平变为1.36V、还会影响 IO 扩展器正常工作。
第2个实验。
将3V3D_AUDIO、3V3A_AUDIO 更改为3V3_SYS。
上电序列变为 5V_SYS -> 3V3_SYS、3V3D_AUDIO、3V3A_AUDIO -> 1V8D_AUDIO
在这种情况下、I2C 事务与器件一起正常工作。
编解码器加电和 I2C 通信序列部分。 这是否意味着编解码器的电源(3V3)与 I2C 主机 PU 同步？
或者、我们是否可以等待所有编解码器的电源就绪、然后等待 I2C 通信(使用 MOSFET 阻止主机 I2C 信号)？
此致、
Joseph
您好、Joseph、
我们需要编解码器电源 IOVDD、DVDD 准备就绪、并且将 RESET 引脚拉至低电平将使器件处于如下数据表所述的已知状态。
是否可以尝试使用原始设置、但这次将编解码器复位为低电平至少10ns？
此致。
您好 Pdjuandi、
我们已经尝试了编解码器的加电和 I2C 事务序列、如下图1所示、这是成功的情况、但仍然会在该序列上发生故障、如图2所示。 一旦 I2C_CLK 卡在故障时刻、主机 I2C 将不再工作、也无法控制 IO 扩展器以释放 AUDIO_RSTN。
CH1 -> 3V3D_AUDIO、3V3A_AUDIO
CH2 -> 1V8D_AUDIO
CH3 -> AUDIO_RSTn
(图1)
(图2)
此致、
Jospeh
您好、Joseph、
在图1中、为什么1V8D_Audio 先于3V3D 音频出现？ 这不是电流原理图吗？
我希望 IOVDD (3V3D_AUDIO)首先出现、然后是 DVDD (1V8D_AUDIO)。
一旦这些电源上电、您将 RESET 拉至低电平至少10ns。
以下是数据表中的电源序列：
此致。
您好、pdjuandi、
这是约瑟夫的助手李秀雄。
很抱歉耽误你这么多天的时间来回答你的问题。
首先、图1中的序列是使用额外导线进行实验的修改电路、我们尝试遵循建议的顺序、即 AVDD 会在最晚斜升。 我们注意到、通过此操作、它似乎降低了某个故障率、但仍然不时失败。
关于您提出的建议、要将复位拉低至少10ns、我相信我们原理图中的复位信号在所有实验中都在5.8ms 左右保持低电平。
如果可以的话，我想向你提出其他问题，以作解释。
尊敬的 Peter：
我们尝试通过手动尝试来修改电源轨电路、以满足上电流规格。 要求。
在 室温接通测试下、SCL 线路干扰到低症状消失、但在80°C 高温接通测试中仍然出现。 SCL 将切至 低于0.6V 的低电平。
我不确定每个电源轨之间的时间是否足够？
是否有人建议在这些电源轨之间指定延迟时间？ 请就此提供建议吗？
(原始设计上电顺序)
CH1：3V3D_AUDIO
通道2：1V8D_AUDIO
CH3：3V3A_AUDIO
CH4：AUDIO_RSTn
(注意：CH4探头有问题、更改好的探头后电压应为3.3V。)
以调整 TLV320AIC3110上电顺序
在高温导通测试下 SCL 毛刺脉冲至低电平
CH1：3V3D_AUDIO
通道2：1V8D_AUDIO
CH3： SCL
CH4： SDA
此致、
Joseph
您好、Joseph、
数据表电源定序没有仅包含顺序的特定时序。
您在室温范围捕获中似乎有这种情况、它按预期工作。
在高温下、当 IOVDD 和 DVDD 未完全通电时会发生 SCL 毛刺脉冲。
这些电源需要完全上电、然后 在 至少10ns 将复位释放为高电平之后。
此致、
Peter
尊敬的 Peter：
我想更新一些信息以供您参考。
我增加了每个电源轨之间的时间间隔、以查看高温下是否仍然发生这种现象、结果如下。
(AVDD 最大值 电压仅显示2.4V 是由未校准的探头引起的)
您可以看到问题仍然存在、即使我们按照数据表建议的加电顺序进行了操作。
您能为下一步提供建议吗？
谢谢
尊敬的 Lex：
问题是 DVDD 电源未通电。 下面的数据表中显示了该要求。
您需要使这些电源完全上电、然后您可以释放 RESET 引脚、器件将处于定义的状态。
此致、
Peter
尊敬的 Peter：
很抱歉，我不明白为什么您说 DVDD 不能通电？
我发布的图片中的 DVDD 功率高达1.84V。 我在下面再次发帖。 所有电源均已通电。 请忽略探头4的测量值、它应为3.3V、而不是2.4V、因为探头4未校准。
尊敬的 Peter：
我想整理一下所有情况、因为到目前为止、情况变得模糊了。
原理图：
电源
音频编解码器
IO 扩展器
AUDIO_PWR_ON 和 AUDIO_RSTN 由 IO 扩展器控制。
IO 扩展器的 I2C 和音频的 I2C 连接到 CPU。
首先、原始设计是同时为所有电源加电、复位在发送 AUDIO_PWR_ON (SPLVDD)信号约2ms 后释放为高电平。
问题是、我们发现连接到音频编解码器的扬声器有时听不到声音。 因此、我们测量了 I2C 信号、发现问题发生在 SCL 下降的情况下。 在高温下、这种下降变得更加严重。 当这个压降出现并且低于1.64V 时、I2C 总线被暂停、无法再工作。 这意味着我们无法命令 IO 扩展器发出 RESET (AUDIO_RSTN)信号、因此从不能将 RESET 释放为高电平。
25°C (SCL 降至1.8V)
56°C (SCL 降至0.48V)
我们尝试在每个电源轨之间进行延迟、很明显、当 IOVDD 上升时、SCL 被拉至低电平、并在 DVDD 跳进时恢复至高电平。 并且确保由于 SCL 上的毛刺脉冲、复位不能释放为高电平。
我认为这种干扰很明显是由 IOVDD 引起的、我很难相信复位与这个问题相关、因为在上电排序期间 SCL 被拉低。 我知道 I2C 只有在释放复位后才是 HiZ。
您能否帮助解释为什么在 IOVDD 启动时 SCL 被拉至低电平？
谢谢你。
尊敬的 Peter：
我尝试使用另一种方法将复位拉至高电平、而不是由 IO 扩展器控制、结果如下。
如上面的示波器截图所示、即使复位引脚也可以成功地释放为高电平、但仍然会由编解码器停止 I2C 总线。
此后、CPU 仍然无法控制 I2C 总线、因此我认为复位与此问题无关。
[引用 userid="35889" URL"~/support/audio-group/audio/f/audio-forum/1039577/tlv320aic3110-power-and-i2c-communication-sequence-review/3877873 #3877873"]当数字内核处于未定义状态时，可能会驱动为低电平，如此处所示。我是否可以询问此症状是否适用于 TI 的每个编解码器产品？
因为这是我第一次看到这种现象。
如果在释放复位之前 SCL 有可能被拉至低电平、我认为解决这个问题的最佳方法是、将 NMOS 栅极上的电源更改为 AVDD、 这是加电序列中的最新一个、以确保来自 CPU 的 I2C 总线仅在编解码器的电源全部设置后传导至编解码器。
Peter、非常感谢您的帮助和耐心。
