大家好、我在主控模式下使用 PCM4220。 输入时钟为50%、24.576M。 在48K 和96K 模式下、输出位时钟为50%、但在192K 模式下、输出时钟 BCK 在12.29MHz 时为69%占空比。 在移除所有负载的情况下、直接在引脚上确认这一点(跳线位于板上的引脚上)。 数据表确实清楚地表明、"所有数据格式"中的 BCK 应具有45%至55%的占空比(第5页)。 占空比为69%、TDO 为10nS、这使得电路板其他部分的数据设置非常困难。
对于192k、这是69%的占空比 bck 吗？
一些设置：FMT0=1、FMT1=0、OWL0=OWL1 =0、SUB0=SUB1=0、DF=0、HPFDx=0
谢谢
您好！
我不会期望69%的占空比。 您能否确认 FS 引脚的状态？ 对于192kHz 操作、应将这些参数设置为 PCM 四速、因此 FS1应为 HI、而 FS0应为 LO。 此外、根据表1中给出的采样模式、主模式下允许的系统时钟受到限制。 在 PCM 四速模式下运行时，所需的主时钟为64*FS，或在您的情况下为12.288MHz。 24.576MHz 绝不是有效的 MCLK 频率。
最棒的
Zak
Zak、您好、抱歉、有一个外部/2、因此进入 PCM4220的 MCLK 为12.28MHz、BCLK 输出为12.28MHz。 我已附加示波器图(示波器带宽为300MHz、10：1探针)、图在 BCLK 完全空载的情况下看起来类似)。 相位关系始终相同。 最后、两个上的振幅均为~3.3Vpp (100mV/div 实际为1V/div、200mV/div 实际为2V/div)
我已确认 FS1 (引脚20)= 1且 fs0 (引脚19)= 0。 因此、在192k 时、在192KHz 时、占空比应该绝对介于45%和55%之间。 如果您可以确认、我将继续搜索。 请告诉我、如果您认为有任何其他可能导致这种情况的原因、请告诉我。 谢谢
