[参考译文] TLV320AIC3254：PCN

您好、Collin、

我们没有收到任何 PCN、因为我们不是经销商或承配人。

此外、我们的贴标人没有向我们转发 PCN。

我仅在检查5个测试样本时发现以下问题。

我们基于编解码器 TLV320AIC3254 (TI 7CJ P2F5 G4)开发了该应用。

但是、这些样片安装了 TLV320AIC3254 (TI 991 CF7P G4)。

对于示例板、ADC/DAC 信号路径不再正常工作。

PLL 设置看起来不再正确。

换用 TLV320AIC3254 (TI 7CJ P2F5 G4)类型的编解码器、一切都运行良好。

在附录中、您将找到一个带有初始化的文本文件。

此致

Richard

e2e.ti.com/.../INIT_5F00_Inputs-_FC00_ber-loopback-auf-DAC_5F00_BIQad_5F00_Eingestellt.txt

您好 Richard、

给我们一两天时间来了解生产信息并查看您的寄存器设置、但我很确定、没有 PCN 会像您描述的那样影响基本器件运行。   

您好、Collin、

您是否已经为我提供了信息？

我想补充一点、我们在没有 BCLK 和 WCLK 线路的情况下运行编解码器。

在之前的线程中、我们被称为一个变通办法、允许 ADC/DAC 在没有 BCLK 和 WCLK 的情况下运行。

编解码器 TLV320AIC3254 (TI 991 CF7P G4)在这里是否有问题？

此致

Richard

您好！

我们回顾了两种不同的材料、并在某种程度上与预期的一样、它们看起来非常相似、但没有什么特别突出的、为什么配置可以在一个上工作而不是在另一个上工作。

让我们继续深入探究寄存器设置、并在 EVM 上尝试一下、看看可能会发生什么情况。  还需要查看仅 MCLK 的操作。 现在这里的情况有点忙、所以请给我们比平常长一点时间、与您一起回来。  

您好 Richard、

我只想重复 Collin 刚才提到的内容、感谢您的耐心。 请给我一两天时间来运行您在 EVM 上提供的配置、我会再回来的。  

此致、

Aaron

尊敬的 Aron：

我认为我发现了错误。

我有两个 EVM 板。

我已为其中一个配备了编解码器数据码(TI 991 CF7P G4)。

该软件在该板上也无法正常工作。

在具有编解码器日期代码(TI 7CJ P2F5 G4)的 EVM 板上、软件工作正常。

偶然、我发现这是由于内部 LDO 的 AVDD/DVDD 设置所致。

编解码器(TI 991 CF7P G4)仅在我将电压设置为1.77V 时工作。

编解码器(TI 7CJ P2F5 G4)也适用于1.72V。

此致

Richard

您好 Richard、

这很有意思。 在我们作出任何结论之前、我想了解有关您如何使用 CLK 的更多信息。 在示例脚本中、您将 BCLK 和 WCLK 设置为输出、然后再将它们设置回输入。 您还需要先给 BCLK 分频器上电、然后再将其断电。 其目的是什么？ 只提供 MCLK 是可以的。 编解码器可以在主控模式下运行并生成 BCLK 和 WCLK。

宽30 00
宽30 1B 0C
宽30 1E 81
W 30 1E 01
宽30 1B 00

使用 EVM CLK 配置并将代码的这一部分取出、我能够在 LOL 上看到输出。 我还将 LDO AVDD 和 DVDD 更改为1.77V、并看到了相同的结果。 我只想澄清一下我在上面提到的内容。  

此致、

Aaron

Aaron、您好！

在前面的一篇文章中，我被建议采用这种解决方案。

请参阅论坛中的：(TLV320AIC3254：用于 miniDSP 的字时钟/位时钟)。

谢谢

Richard

Aaron、您好！

尝试进一步缩小错误范围。

我将受影响的 TLV (TI 991 CF7P G4)重新配置为 EVM 板上的外部 DVDD 和 AVDD (我想确定它是否由内部 LDO 造成)。

LOL 和 ROL 的输出在短时间(5分钟)内正常。 在运行一段时间后、我注意到只有 LOL 和 LOR 上会出现噪音。

我怀疑是因为温度。

我用冷喷剂冷却了编解码器、输出信号恢复。

我能够在我们提供的所有19个测试样本中重复此行为。

此致

Richard

尊敬的 Aron：

您是否已经为我提供了新信息？

我已经检查了所使用角色的其他编解码器。

不幸的是、行为也是如此。 此外、我注意到 EVM 软件的应用程序运行良好、例如"播放"、"录制"。

不过、这里的区别在于连接了 WCLK 和 BCLK。 我想这是因为命令块。     

宽30 00

宽30 1B 0C

宽30 1E 81
W 30 1E 01
宽30 1B 00

配置 MCLK "外部"和 BCLK、WCLK "内部"是否可以用不同的方式解出？

谢谢

Richard

调试工作做得很好！  我们第一次也错过了配置。  您能否与社区共享 PLL 的更新寄存器配置、以供其他可能会看到类似情况的人使用？   

您好、Collin、

此代码适用于所有编解码器

#初始 DAC (44100kHz) MCLK = 12MHz

宽30 00

W 30 04 03 91 07   #PLL_CLKIN = MCLK、CODEC _CLKIN = PLL_CLK、PLL 开/P=1、R=1、J=7

W 30 07 02 30      #D=0560

W 30 0B 85 83       #NDAC = 5、分压器加电/MDAC = 3、分压器加电

W 30 0D 00 80       #DOSR = 128

W 30 12 85 83       #NADC = 5/mAdc = 3

W 30 14 80     #AOSR = 128

此代码仅适用于(TI 7CJ P2F5 G4)(使用"PLL-Calculator"工具计算)

#初始 DAC (44100kHz) MCLK = 12MHz

宽30 00

W 30 04 03 91 07   #PLL_CLKIN = MCLK、CODEC _CLKIN = PLL_CLK、PLL 开/P=1、R=1、J=7

W 30 07 26 F0      #D=9968

W 30 0B 81 91       #NDAC = 1、分压器加电/MDAC = 17、分压器加电

W 30 0D 00 80       #DOSR = 128

W 30 12 81 91       #NADC = 1/mAdc = 17

W 30 14 80     #AOSR = 128

感谢您的分享。