• 状态 Resolved
  • 已锁定 已锁定
  • 回复 18 回复
  • 订户 0 订户
  • 视图 516 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAS6424L-Q1：无效时钟

admin
Guru**** 2487425 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/875748/tas6424l-q1-invalid-clock

器件型号：TAS6424L-Q1

大家好、

 标志寄存器0x11位4的具体标准构成了什么以及无效时钟？ 该位是否需要 I2S 时钟蒸汽的多个位被损坏？ 还是仅仅是一点损坏？

如果您有任何见解、我们将不胜感激！

-Jared

  • 0
    TI__Guru**** 2487425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Jared、

    问得好。  在我们的设计团队本周外出后、响应将延迟。  

  • 0
    TI__Guru**** 2487425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Jared、

    不同的时钟故障具有不同的延迟来触发时钟错误。

    对于 MCLK 和 SCLK 故障、时钟故障将被触发 <10个 MCLK/SCLK 时钟。

    对于 LRCLK 或 FSYNC，LRCLK/SCLK 比率，它是一个 LRLCK。

  • 0
    TI__Guru**** 2487425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Gregg、

    感谢您的注意。  

    对于#1、当你说"时钟故障将被触发 <10个 MCLK/SCLK 时钟"时、这是否意味着如果 MCLK/SCLK 在10个时钟周期内没有计时、将产生一个错误？

    对于#2、在使用 FSYNC 的情况下、这是否意味着如果 FSYNC 不计时、则会产生错误？

    谢谢、

    进行了比较

  • 0
    TI__Guru**** 2487425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Jared、

    如果在 MCLK 和 SCLK 之间的10个周期内时钟不同步。  一个相对于 SCLK 的 FSYNC 不同步。

  • 0
    TI__Guru**** 2487425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Gregg、

    这方面有一个后续问题。 什么定义"不同步"？ MCLK 和 SCLK 的上升沿以及 FSYNC 和 SCLK 是否需要满足特定的时序规格才能确定它们是否同步？

    谢谢、

    进行了比较

  • 0
    TI__Guru**** 2487425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jared、

    这意味着、当需要边沿且没有边沿时、它将不同步。

  • 0
    TI__Guru**** 2487425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Gregg、

    因此、故障仅在没有发生边沿时才会标记。 如果边线相互倾斜、这不会导致标志、对吧？

    -Jared

  • 0
    TI__Guru**** 2487425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Jared、

    A 倾斜边沿超出预期时间、但仍然丢失。  我希望这是有道理的。

  • 0
    TI__Guru**** 2487425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Gregg、

    明白了、这是有道理的。 那么、在设置标志之前、偏斜中存在多大的容差？ 从本质上讲、SCLK 在标志被置位前可以与 FSYNC 有多大的偏离(如下红色所示)？

    谢谢！

    进行了比较

  • 0
    TI__Guru**** 2487425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jared、

    您要查找的时序位于时序要求表中的数据表中。  它是 TSF、最小值为8ns。

  • 0
    TI__Guru**** 2487425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Gregg、

    感谢您的备注。 因此、看起来 SCLK 相对于 FSYNC 上升沿的下降沿实际上不会导致错误(下面用红色圆圈标出的区域)、因为这一部分看起来没有被指定。 但是、如果 TFS 或 TSF 因太短而违反、则会导致错误发生、对吧？ 或者、如果 SCLK 上没有上升沿发生(正如您提到的、"相对于 SCLK、一个 FSYNC 不同步")、这也会导致错误、对吧？

    谢谢、

    进行了比较

  • 0
    TI__Guru**** 2487425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Jared、

    数据表中也有关于下降沿的规格。  它是8ns。

  • 0
    TI__Guru**** 2487425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Gregg、

    您能否向我展示数据表中的哪个规格？

    -Jared

  • 0
    TI__Guru**** 2487425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Jared、

    在第7.6节"时序要求"中、我重点介绍了以下部分：

  • 0
    TI__Guru**** 2487425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Gregg、

    图片未显示。

    -Jared

  • 0
    TI__Guru**** 2487425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Jared、

    有时、E2E 中的附件不会显示。

    在数据表的时序要求表中查找 TSF 和 TFS。

  • 0
    TI__Guru**** 2487425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Gregg、

    这些时序要求似乎都与 SCLK 变为高电平相关、如上图所示。 红色区域是 SCLK 变为低电平的地方、没有时序规格。 我是否误解了该图？

    谢谢、

    进行了比较

  • 0
    TI__Guru**** 2487425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jared、

    我看到 Gregg 已经回答了您原来的问题。 如果您有任何其他后续问题、请创建新的 E2E 帖子。  

    此致、

    Robert Clifton