This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/audio-group/audio/f/audio-forum/870402/pcm1794-which-digital-input-decides-pcm1794-sampling-timing
尊敬的 TI：
我正在为 DAC 设计评估 PCM1794、为此、我想知道哪个数字输入决定何时采样 PCM1794。 我想它可能是 LRCK 或 SCK，但要以最佳方式减少抖动，最好知道其中的哪一个...
感谢您在这方面的任何帮助、
Jesper Mønsted í a
Jesper、您好！
最后、SCK 是最关键的。 SCK 确定过采样输出何时更新、因此减少该线路上的抖动将减少输出上的差异。 也就是说、应避免 LRCK 上的过度抖动。
谢谢、
Paul
尊敬的 Paul：
非常感谢您的反馈。 这正是我需要的信息类型，所以很感激。
BTW 我已经对 PCM1794进行了一些测量、我目前正在考虑这一点。 这也可能意味着我可能会有另外一个问题-我希望这对您来说是可以的... (？)
谢谢丹麦、
