This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320ADC6140:配置为音频串行接口主设备

Guru**** 2492385 points
Other Parts Discussed in Thread: TLV320ADC6140

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/895379/tlv320adc6140-configuring-as-audio-serial-interface-master

器件型号:TLV320ADC6140

我希望使用 TLV320ADC6140对两个差分输入信号进行采样、并且希望将 ADC 配置为作为音频串行接口的主器件。 我知道我需要为器件提供外部 MCLK 源、这是正确的吗? 如果是、我可以将 MCLK 连接到任何未使用的 GPIx 输入、还是必须使用特定的引脚?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    是的、您需要馈入 MCLK 信号才能在主控模式下运行器件。  我们有一份即将发布的应用手册、其中包含有关配置的更多信息、我在这里附加了最终但未发布的版本。  我们建议在应用手册中将 MCLK 连接到 GPIO1。

    **应用手册应在接下来的几天内发布,文件将替换为链接:

    将 TLV320ADCx140配置和运行为音频总线主控

    2.1.1.2示例12MHz MCLK

    对于12MHz MCLK、以下 I2C 脚本将 TLV320ADCx140配置为 GPIO1的主模式
    对于44.1kHz 或48kHz 采样率、作为 MCLK 输入:
    w 30 21 a0 #将 GPIO1配置为 MCLK 输入
    w 30 13 80 #将器件配置为主器件、MCLK = 12MHz
    W 30 14 48 # FS = 44.1/48K BCLK/比率= 256

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢 Collin。

    我们计划对2个通道进行采样。 从数据表中、可以将 ADC 配置为输出第二个数据流(SDOUT2)。 这是否意味着我们可以使用一组 FSYNC/BCLK 信号同时并行输出两个通道(在 SDOUT 和 SDOUT2上)的数据?

    如果是这样、数据表显示 GPIO1必须用于 SDOUT2以实现高速 AIS 输出速率。 因此、我将设计我的板、将 MCLK 馈入 GPI4、并将 GPIO1用于 SDOUT2。 这听起来是否合理?

    肖恩

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Sean、

    这是可行的、但请记住、I2S、LJ、RJ 和 TDM 选项已在单个 SDOUT 线路上支持两个通道(或更多通道)、因此您的应用中可能不需要第二个 SDOUT。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Collin、

    我知道这些选项在单个 SDOUT 上支持2个通道、这是我们的最初意图。 但我们希望采样速度尽可能快、SDOUT 上的吞吐量似乎是我们的限制因素。 如果我们可以同时在两条 SDOUT 线路上输出数据、我们可以使吞吐量加倍、这意味着我们应该能够以两倍的速度进行采样。 是这样吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Sean、

    是的、只要两条 SDOUT 线路是不同的通道、您就可以同时发送数据。 您需要配置:

    • ASI_CH1寄存器、用于在中的 ASU 主输出上发送输出
    • ASI_CH2寄存器用于在次级引脚上发送输出并分配插槽0
    • GPIO_CFG0将 GPIO1映射为第二 ASI 输出

    此致、

     佩德罗