This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/audio-group/audio/f/audio-forum/895923/tlv320aic3268-i2s-signal-wclk-equal-to-lrclk
尊敬的先生/女士
我的客户希望将 I2S 连接到 I.MX SoC。 以下是 sch。 图
WCLK 是否与 LRCLK 相同？
此致、
黄上
您好！
问得好。 是的、WCLK (字时钟)是音频串行接口(ASI)总线中 LRCLK (左/右时钟)信号的另一个名称。
下面是有关原理图的一些注释：
1) 输入分频器可能会被包括在内、以防止信号饱和至 ADC 的满量程输入电平、从而解决一些固有的 ADC 增益误差。 这些值可以减少2-5x、以帮助降低噪声影响、而不会对性能造成太大的影响。
2) 看起来 DOUT1引脚未连接、处理器不会直接读取 ADC 输出。
3) "SAI3_FS"是连接到 WCLK 输入的正确信号。
4) 应验证 SAI3_TXC 是否为正确的 BCLK 信号。 这需要是具有正确边沿时序的正确 WCLK (128/256/512等)倍数。
