[参考译文] 抽取率问题- TLV320ADC3101

更多问题：  

该参数与抽取滤波器的关系是什么？  如数据表中所示、抽取滤波器是通过在处理块中进行设置隐式设置的？  例如、128 AOSR->FS、那么我的理解是抽取滤波器将是128。 但为什么这里会出现4倍抽取？

2是否可以通过更改 reg 22将 Dec4x 框架更改为 Dec8x？

我在此列出我的 PPS 设置  

；IADC =%%prop (miniDSP_A_cycles)；
REG[47][95]=0x00
REG[47][96]=0x00
REG[47][97]=0x00

REG[0][1]=0x01
REG[0][61]= 0x00；reg (0)(0x3D => 61) ADC 编程模式
REG[0][4]= 0x03；PLL_CLKIN = MCLK、CODEC _CLKIN=PLL_CLK
REG[0][5]= 0x91；P=1、R=1
REG[0][6]= 0x04；J=1、设置针对 FS = 22.05kHz
REG[0][18]= 0x84；reg (0)(0x12 => 18) ADC PowerUp NADC = 4、mkmk 添加2分频与3254分频、因为只有512条指令可用
REG[0][19]= 0x84；ADC 上电 mAdc = 4
REG[0][27]= 0x00；reg (0)(0x1b => 27)模式= I2S、字长= 16
REG[0][20]= 128；reg (0)(0x14 => 20) ADC AOSR = 128
REG[0][83]= 0x00；ADC vol 控制= 0dB
REG[0][84]= 0x00；ADC vol 控制= 0dB
REG[0][22]= 4；抽取率= 4
REG[0][21]=%eval (%prop (miniDSP_A_cycles)/2)；IADC
程序_miniDSP_A
REG[1][51]= 0x50；REG(1)(0x33=>51)选择 MICBIAS1 = MICBIAS2 = 2.5V
REG[1][52]= 0xFC；reg (1)(0x34 => 52) ADC IN1_L 被选为左侧 P
;REG[1][54]=0x3c；REG(1)(0x36 => 54) ADC CM1被选为左侧 M
REG[1][55]= 0xFC；reg (1)(0x37 => 55) ADC IN1_R 被选为正确的 P
;REG[1][57]= 0x3c；REG(1)(0x39 => 57) ADC CM1被选为正确的 M
REG[1][59]= 0x32；reg (1)(0x3b => 59) ADC 取消左麦克风 PGA 的静音
REG[1][60]= 0x32；reg (1)(0x3c => 60) ADC 取消右麦克风 PGA 的静音

REG[0][81]= 0xC2；reg (0)(0x51 => 81) ADC 上电 ADC 左侧和右侧通道(软步进禁用)
REG[0][82]= 0x00；reg (0)(0x52 => 82) ADC 将 ADC 左右解除静音

wxyxiangyang、  

无需担心。  4x 抽取框架可用于8kHz-48kHz 采样率。  如果右键单击框架块并选择"帮助"、您将看到：

在内部、ADC3101将对调制器中的数据进行滤波和下采样(RATE = AOSR*FS)、您将在 PurePath Studio 配置的采样率中获取数据。  

这有道理吗？

此致、

-Steve Wilson

尊敬的 Steven，

感谢您的回复。

但很抱歉，我仍然对缴费灵的架构感到困惑。

我的问题是，reg 22的用法是什么？ 它是否用于实际抽取？ 换言之、该参数是否用于 ADC 内部的实际抽取计算？ 或者它只是框架的标签指示

我的理解是抽取率等于 AOSR、不应为4。  

尊敬的 Steve：

请大家多解释一下 PPS 架构中的抽取率、我真的很困惑。 因为它不直观。 抽取4倍在这里毫无意义。

提前感谢。