• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 336 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320ADC3140：是否有任何寄存器使 FSYNC 变为&quot；一个位时钟&quot；而不是&quot；50%占空比&quot；？

admin
Guru**** 2538950 points
Other Parts Discussed in Thread: TLV320ADC3140, ADC3140EVM-PDK

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/905135/tlv320adc3140-is-there-any-register-to-make-fsync-to-be-one-bit-clock-instead-of-50-duty-cycle

器件型号：TLV320ADC3140
主题中讨论的其他器件： ADC3140EVM-PDK

你好。 团队

我正在使用 tlv320adc3140检查四通道数字 PDM 麦克风录音

对于 INP3_GPI3/INM3_GPO3和 INP4_GPI4/INM4_GPO4、没有任何连接。

TLV320ADC3140在主模式下工作。

到目前为止、我已经使用 INP2_GPI2 (PDMDIIN2)/INM2_GPO2 (PDMCLK)检查了 I2S 模式、并且我能够听到歌曲的声音、 即使我可以感觉到有一些噪音。

root@euto-v9：~# arecord --device plughw：0、16 -r 48000 -f S16_LE -c 4 abox-test/recorded_sound.wav &

root@euto-v9：~# i2cdump -f -y 7 0x4c
未指定大小(使用字节数据访问)
    0 1 2 3 4 5 6 7 8 9 A b c d e f   0123456789abcdef
00：00 00 00 81 00 05 00 44 00 00 00 00 01 02 03 04   。。。。。。。。。。？？？
10：05 06 07 87 44 44 10 04 20 02 08 00 02 41   ？？？？？DD？？ ？？？？？a
20：00 a0 41 00 00 00 00 00 00 00 45 00 00 00 00   。？AA… e.。
30：00 00 00 ff 00 00 00 c0 00 40 00 40 00 00 c9 80   ...... @……@…………………
40：00 40 00 C9 80 00 40 00 C9 80 00 40 00 C9 80 00   。@？？？？@@？？？？？？？？？？？
50：00 00 C9 80 00 00 00 C9 80 00 00 00 C9 80 00 00 00 00   00 ..？？？？？？？？？？？？？？
60：00 C9 80 00 00 00 00 00 00 00 00 00 01 40 7b 00   00………………………………………………… ?@
70：e7 00 f0 f0 60 f0 e0 00 00 ff 00 ff 8c 46 00   ？？？？`？？。。 ？f.
80：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00    
90：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00    
A0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00    
B0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00    
C0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00    
D0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00    
E0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00    
F0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00    

在这种情况下、帧脉冲以50%的占空比工作。

但是、即使我尝试使用4个具有 TDM 的数字麦克风、而不是 I2S、帧脉冲也与 I2S 相同。

在我的环境中、FSYNC 应在一位时钟中工作、如用户手册中的 Fiture 17。

(请参阅图17。 TDM 模式标准协议时序(TX_OFFSET = 0)

您能告诉我是否  有寄存器来进行此操作吗？

谢谢你。

Kyungwon

  • 0
    TI__Guru**** 2538950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    其中一名团队成员将在即将到来的一天或两天的注册组中提供额外的外观、 但是、如果您有 ADC3140EVM-PDK EVM GUI、快速测试的方法是加载数字麦克风预设选项、然后导出配置并将其用作起点。

    GUI D-Mic 预设选项将为8通道 D-MIC 系统配置器件、其中数据通过所需的1xBCLK FSYNC 脉冲在 TDM 上输出。   

    您能告诉我们这是否解决了问题？

  • 0
    TI__Guru**** 2538950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好。 Collin Wells 先生

    抱歉。 遗憾的是、我没有 ADC3140EVM-PDK。

    我将等待您同事的回答。

    谢谢你。

    此致、

    Kyungwon

  • 0
    TI__Guru**** 2538950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我刚才加载了 EVM、这里是数字麦克风的预设选项。

    配置将使用 GPI1、2、3、4作为输入、数据格式将为32位 TDM、通道输出按顺序排列在各自的8个插槽中。

    //----------------------------------
    //重置
    //----------------------------------
    //第0页
    { 0x00、0x00 }、
    //书籍0
    { 0x7f、0x00 }、
    //第0页
    { 0x00、0x00 }、
    //重置设备
    { 0x01、0x01 }、
    // 1ms 延迟
    //----------------------------------
    //开始设备内存
    //----------------------------------
    // Book 0第0页(0x00)转储
    { 0x00、0x00 }、
    { 0x7f、0x00 }、
    { 0x00、0x00 }、
    ｛0x02、0x81｝、
    ｛0x15、0x48｝、
    ｛0x21、0x21｝、
    ｛0x22、0x41｝、
    ｛0x23、0x41｝、
    ｛0x24、0x41｝、
    ｛0x25、0x41｝、
    ｛0x2b、0x45｝、
    { 0x2C、0x67 }、
    ｛0x3b、0x60｝、
    ｛0x3c、0xc1｝、
    ｛0x41、0xc1｝、
    ｛0x46、0xc1｝、
    ｛0x4b、0xc1｝、
    ｛0x6d、0x9b｝、
    { 0x73、0xff }、
    { 0x74、0xff }、
    //第1页(0x01)转储
    { 0x00、0x00 }、
    { 0x7f、0x00 }、
    { 0x00、0x01 }、
    { 0x05、0x01}、
    ｛0x07、0x20｝、
    //第4页(0x04)转储
    { 0x00、0x00 }、
    { 0x7f、0x00 }、
    ｛0x00、0x04｝、
    ｛0x58、0x04｝、
    ｛0x5c、0x04｝、
    ｛0x60、0x04｝、
    ｛0x64、0x04｝、
    ｛0x68、0x04｝、
    ｛0x6c、0x04｝、
    ｛0x70、0x04｝、
    ｛0x74、0x04｝、
    ｛0x78、0x04｝、
    ｛0x7c、0x04｝、
    //第6页(0x06)转储
    { 0x00、0x00 }、
    { 0x7f、0x00 }、
    { 0x00、0x06 }、
    ｛0x1d、0x04｝、
    { 0x1E、0xb0 }、
    //加电/断电寄存器
    { 0x00、0x00 }、
    { 0x7f、0x00 }、
    { 0x00、0x00 }、

    }；

  • 0
    TI__Guru**** 2538950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Kyungwon、

    有关  如何将器件设置为总线主控的详细信息、请参阅《将 TLV320ADCx140配置并运行为音频总线主控》应用手册。 请注意、第3节显示了符合标准 I2S 总线格式的 ASI 总线的寄存器设置。

    此致、
    佩德罗

  • 0
    TI__Guru**** 2538950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Pedro

    感谢您为我提供最新信息。

    但我正在寻找具有所需1xBCLK FSYNC 脉冲的 TDM 配置。  

    我只能看到以下与 TDM 相关的配置。

    ===========================================================================================================================

    ASI_CFG0：0x07 / ASI_FORMAT[1：0]/ 0d = TDM 模式

    ASI_CFG0：0x07 / FSYNC_POL[3]/ ASI FSYNC 极性

    ASI_CFG0：0x07 / BCLK_POL[2]/ ASI_FSYNC 极性

    ASI_CFG1：0x08 / TX_OFFSET[0]/ASI 数据 MSB 时隙0偏移

    ===========================================================================================================================

    请参阅图17。 TDM 模式标准协议时序(TX_OFFSET = 0)

    如图所示、FSYNC 在1xBCLK 脉冲中工作

    是否有任何配置？

    或者、如果我只是正常配置 TDM、FSYNC 在1xBCLK 脉冲中工作吗？

    如果我有误解、请告诉我。

    谢谢你。

    此致、

    Kyungwon

  • 0
    TI__Guru**** 2538950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Kyungwon、

    是的、当您为 TDM 配置接口时、FSYNC 为一个 BCLK 宽。 当您配置 I2S 时、FSYNC 在一半采样率下为低电平、在另一半采样率下为高电平。 在这两种模式下、您都可以选择用于放置信道的插槽。 插槽0恰好在 FSYNC 脉冲之后出现。

    在 I2S 中、前32个时隙分配给左通道(当 FSYNC 为低电平时)、最后32个时隙分配给右通道(当 FSYNC 为高电平时)。 因此、如果您仅使用左右两个通道、请将通道1请求到插槽0、然后将通道2请求到插槽32。

    此致、

     佩德罗