[参考译文] TLV320ADC3100：BCLK 频率

admin

Guru**** 2390755 points

Other Parts Discussed in Thread: TLV320ADC3100

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：TLV320ADC3100

您好！

请告诉我、如果在以下条件下使用 TLV320ADC3100、TLV320ADC3100是否可以正常工作？
具体而言、我想知道 FS x 32是否可以应用于 BCLK。

条件
-主模式
- MCLK = 24MHz
- BCLK = 1.536MHz (FS x 32)
- WCLK = 48kHz
-数据- 16位

此致、
加藤

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Kato-San、

我们可以支持24MHz MCLK 并生成所需的 FS 和 BCLK 时钟。

PLL 和器件时钟树配置如下所示。

BCLK 可使用4分频器从 ADC MOD CLK 生成。

如有任何疑问、请告知我们。

此致。

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Diljith-San：

感谢您提供信息。

我知道。

此致、
加藤

音频（参考译文帖）(Read Only)