[参考译文] LM49350：LM49350 CLK GEN_1 0x52h 设置

您好、Roy、

为了澄清这一点、仅在主模式下才需要。 我想您知道这一点、但我还是会提到这一点。
现在、对于16kHz、16位 I2S、您需要512kHz 的 BCLK。

MCLK 为12.288MHz、源时钟为 MCLK。 您所需的比率为12.288M/512k = 24。


数据表中未明确说明这一点、因此并不总是很清楚。

一般公式为

(Synth_denom * half_cycle_clk_div)/ Synth Num =总计 div



有许多方法可以设置这些寄存器来实现此比率。

最简单的方法是将寄存器0x52设置为0x00 (BYPASS)并将寄存器0x51设置为0x2F (24分频)

1*24/1= 24


另一种方法是将寄存器0x52设置为0x05 (64/128 = 0.5)、将寄存器0x51设置为0x17 (div x 12)

(128*12)/64=24


或者对于踢脚、您可以将寄存器0x52设置为0x06 (48/128 = 0.375)、将寄存器0x51设置为0x11 (9分频)

(128 * 9)/48 = 24


希望这对您有所帮助！

此致、
-Steve Wilson

感谢您的回答。