尊敬的论坛 (如果您在那里、请注意 Dan)
正如我的其他相关问题将显示的那样、(TPA3255)我一直在努力解决 C&D 输出不稳定的问题。 虽然我的问题是更多的“A＆B”是好的.. "C&D"已失效、故障线变为低电平。 (这是与 BTL 模式的数据表"应用"完全一致的原理图。 我发现移除电感 器使 C&D 能够在 o/p C&D 时生成 PWM、直到他们进入现在不存在的电感器。 在阅读了另一位"战斗者" 与 Dan 关于此主题的所有讨论后、我感觉不像我那样像这样的混乱。 我还发现 AVDD 不稳定、各种疯狂的事情正在发生...
我通过在测试电源的测试引线进入受测 PCB 的位置添加2个大型去耦电容器、解决了大部分问题。 这仍然使 C&D 显得有些破旧和不可预测。
测试刚刚完成。 我缠绕了几个10uH 的类环、 并将连接到 C&D 输出、我只有50V 单片1uF 电容器、因此我将 PVDD 降至22V。 无论如何…… 现在、两侧都工作正常。
很显然、我的 PCB 存在一些问题... 有人会认为... 但这就提出了这样一个问题 ："您可以检查 PVDD 和/或 GND 的每个点多少次、仍然得到相同的结果。 "一切正常"..nothing ODD。 什么都没有短路？
考虑到...在高电流条件下输出电感器可以降低 L 值，在情况下启动"L"至15uH 是否有任何优势？ (如中所示。 将其绕组至该规格)
我在器件上没有任何负载、我想知道这是否可能是一个问题？ 当我获得一些 1uf 100V 电容器时、我将尝试具有一些负载和完整53v 的测试单元(我的 PCB)。
显然、我不是唯一经历过这一挑战的人、但至少我已经取得了一些进展。 我在这里的问题是这个... 在提到了 C&D 输出稳定性的另一个线程中、它没有得到解决！ 因此，我没有要考虑的“解决办法”，只有这个问题。
有什么建议、指导？
谢谢
Julian
