尊敬的先生。
在更改功能或换页时、我们的系统会中断 SCK 和 LRCK。
在此期间、TAS5825有时会发生 OCP
(寄存器值： X70=01、X71=04、x72=00)
您是否无法 在以下回答 questins？
首先 、TAS5825是否支持 SCK 和 LRCK 经常断开的系统 ？
2、当 SCK 和 LRCK 停止 或自动恢复时、该器件 是否需要遵守 某种程序？
例如) SCK、LRCK、DATA 之间的时序
在时钟中断期间 、它们 应该固定 低电平或高电平、或者不需要
在 我们的系统中、PIN_CONTROL1寄存器(0x74)的屏蔽 CLK_FAULT (位4)被设定为1 (MASK)。
该位是否仅控制故障引脚、或 更改 时钟错误处理(所有通道进入高阻态)？
4.您对此问题有其他建议吗？
您好！
感谢你的答复。
PVDD 为24V、原理图如下所示。
R4、R5、C5、C6是缓冲电路。 R2、R3、C7、C8是 Zobel 填充剂。
(OUT B 与 OUT A 的原理图相同)
我还有一个问题。
5.检测到 OCP 后 ，FaultZ 引脚输出 L 在多长时间内输出？
(数据表显示通道在<100ns 的 OCP 内关断)
你(们)好
感谢你的答复。
我捕获了 BCLK 和 LRCK。
行为低于标准。
提供48k -->暂停-->(1.2ms)-->提供96k -->(1.2ms)-->暂停-->(0.07ms)-->提供48k -->(2.3ms)-->故障
对此、我想在下面确认一下。
6. 对于时钟提供的最低条款是否有任何要求。
例如) 恰好在时钟恢复后、 下一次停止前需要 XX ms
你(们)好
我们 设置 PIN_CONTROL1寄存器的位4 (MASK_CLK_FAULT)(偏移= 74h)。
时钟错误不会激活 FAULT 引脚。
PWM 波形如下所示。
Ch1、2：芯片01的 PWM
CH3、4：芯片02的 PWM (该芯片 发生 OCP)
你(们)好
>您能否确认在两个时钟暂停之间提供96kHz I2S 时没有 PWM 输出？
无输出。 我想在时钟恢复后输出 PWM 需要2.3ms
>还有什么问题、OC 故障仍然在第二个时钟停止后发生？
故障似乎是 指器件尝试重新输出 PWM 的时刻。
>如果是这样、那么第一个48kHz 关闭时的 chip02两个高占空比 PWM 输出似乎会导致 OC 故障。
实际输出电平 应 较低、因为 OUT+和 OUT-看起来是相同的。
我当时听不到连接的扬声器发出的任何声音、PVDD 电流不是很高。
我发现 LRCK 或 BCK HALT 项与故障率相关。
10ms 时钟停止始终对 OCP 进行八个字节的处理。
时钟中止项 故障比
1毫秒 0/500
2ms 1/100
5毫秒 1/10
10毫秒 10/10
20毫秒 1/10
30毫秒 0/500
40毫秒 0/500
您能否确认此症状？
你能建议反间梅斯雷吗？
