音频（参考译文帖）

音频（参考译文帖）(Read Only)

状态 Resolved
已锁定已锁定
个回复 15 个回复
名订阅用户 0 名订阅用户
次查看 250 次查看
用户 0 名在线用户

选项

选项

相关

[参考译文] TLV320AIC34：信号标志和数字效果滤波器

admin

Guru**** 666710 points

Other Parts Discussed in Thread: TLV320AIC34, REG101, REG102, REG103, REG104

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/838940/tlv320aic34-signals-sign-and-digital-effect-filters

器件型号：TLV320AIC34
主题中讨论的其他器件： REG101、 REG102、 REG103、 REG104

在我的电路板上、我有用于立体声音频接口(A 部分)和生成恒定极化信号(B 部分)、16KHz 采样率、DSP 接口的编解码器 TLV320AIC34。

我注意到信号 LEFT_LOP_B/LEFT_LOM_B 的输出上出现了符号反转：当我在 DIN 接口上发送正值(16位：0x2000)时、我预计 LEFT_LOP_B 实际为 LEFT_LOM_B > LEFT_LOP_B、而当我写入负值(16位：0xe000)时则相反。我有什么问题吗？
如果是单端输出、能否仅使用一个 RIGHT LOP_B 输出并将 LEFT_LOM_B 输出保持悬空？
在 DAC 部分中、我使用连接到 LEFT_LOP_A / LEFT_LOM_A 的 DAC_L3和连接到 Rright_LOP_A / Rright_LOM_A 的 DAC_R3 如何在 DAC 部分启用数字效果滤波器？设置第1页上的系数还是第0页上有一些寄存器足够了？

谢谢

弗朗西斯科

0 admin 4 年多前

TI__Guru**** 666710 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Francesco、

对延迟答复表示歉意。

让我在实验室中检查一下、并尽快返回给您。

此致、

Aaron

0 admin 4 年多前

TI__Guru**** 666710 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Francesco、

要回答您的问题：

我在实验室中对此进行了测试、没有看到任何意外结果。我使用 Audacity 应用了削波正弦波并记录了 LEFT/RIGHT LOP/M_B 输出。所有输出均处于同相状态、LOM 通道被反相。您是否有任何可分享的示波器截图/原理图？

是的、您可以将输出保持浮动。这不是问题。
第0页的寄存器12用于启用数字效果、第1页用于设置数字效果滤波器系数。

此致、

Aaron

0 admin 4 年多前

TI__Guru**** 666710 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Aaron：

感谢您的回答。

关于我的第一个问题、可能我不清楚。

在下图中、我展示了 DIN (4通道、16位、具有 Reg10的 CODE_A：0x00：数据偏移= 0位、具有 Reg10的 CODE_B：0x20：数据偏移= 32位)。在 CODEC _B 的左通道和右通道上、我发送一个固定值：-16384 (0xC000)。输出共模电压= 1.8V (稳压器40 (D7-D6)= 11)

使用负值(-16384)、我有 LEFT_LOP_B > LEFT_LOM_B

我希望 LEFT_LOM_B (减号)> LEFT_LOP_B (加号)。

我出了什么问题？

此致

弗朗西斯科

0 admin 4 年多前

TI__Guru**** 666710 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Francesco、

我不太理解您是如何测量输出的。我看到 CH.3光标、但看起来您可能正在尝试测量 CH。 4？您能不能澄清您在两个输出上看到的电压电平是多少？看起来您在 CH.3上测量~2.5V、但我不确定 CH.4。

您是否正在使用 EVM？如果没有、则提供电路有用的原理图。

此致、

Aaron

0 admin 4 年多前

TI__Guru**** 666710 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Aaron、您好！

CH.3为2.4V、CH.4为1.26V (光标 A)。共模电压= 1.8V (光标 b)。我有两个以 GND 为基准的探针。 CH3标记高于 CH4、因此您无法看到 CH.4。

显示为黄色 LEFT_LOP_B 和 LEFT_LOM_B

原理图下方：

0 admin 4 年多前

TI__Guru**** 666710 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Francesco：

感谢您提供详细信息和原理图。

LINE2LP/M_A 输入发生了什么情况？在输入中馈入已知直流电压的目的是什么？您是否还可以共享器件的寄存器配置？

此致、
Aaron

0 admin 4 年多前

TI__Guru**** 666710 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Aaron、

LINE2LP/M_A 输入用于硬件版本定义：电阻器根据电路板的硬件版本而变化。

您可以在下面找到文件配置寄存器(VHDL)。

此致

弗朗西斯科

-- MCLK = 12MHz 和 FS (ref)= 48kHz
- P = 1、R = 1、K = 8.192、这会导致 J = 8、D = 1920
-- fs = 16kHz、fs (ref)= 48kHz、DAC fs 设置为 fs (ref)/3。

Constant Lung_init_codec：整数:= 110； --1地址+109寄存器
类型 initial_codec_a 是 std_logic_vector (7下降到0)的数组(Lung_init_codec-1下降到0)；

--编解码器 A --------------------------------------------------------------------

constant inition_codec_a_const：inition_codec_a：=(
  "00000001 "， --起始地址
  "10000000"， -- Reg1：软件复位
  "01000100"、 -- Reg2：0100：ADC FS = FS (ref)/3、0100：DAC FS = FS (ref)/3 = 16KHz
  "10100001"、 -- Reg3：1：PLL 被启用、0100：Q = 2、001：P = 1

  "00100000 "、-- Reg4：001000：J = 8、00：保留
  "00011110"、-- Reg5：00011110：PLL D 值–14位无符号整数的8个最高有效位
  "00000000"、-- Reg6：000000：PLL D 值–14位无符号整数的六个最低有效位、00：保留。只向这些位写入零。
  "00001010"、-- Reg7："000"、01：左侧 DAC 数据路径播放左侧通道输入数据、01：右侧 DAC 数据路径播放右侧通道输入数据、
  "00100000 "，-- Reg8：
-|||||||| ++---- 00：禁用数字麦克风支持。
-||||||| +--- 0：禁用3D 数字效果处理。
-||||+--- 0：保留
-|||+--- 0：BCLK_x (如果编程为 BCLK_x、则为 GPIO2_x)/ WCLK_x (如果编程为 GPIO1_x、则为 GPIO1_x)
-- |||              如果编解码器断电、在主控模式下运行时不会继续传输 WCLK_x)。
-|+--- 1：当未发送有效数据时、将 DOUT_x 置于高阻抗状态。
-- |+---------- 0：WCLK_x (如果编程为 WCLK_x、则为 GPIO1_x)是输入(受控模式)。
-- ------------ 0：BCLK_x (如果编程为 BCLK_x、则为 GPIO2_x)是输入(受控模式)。
  "01001110"、-- Reg9：01：串行数据总线使用 DSP 模式、00：音频数据字长= 16位
            -1：使用256时钟传输模式、每帧产生256位时钟、
            -1：如果群延迟变化超过±μ s 的 DAC (Fs/4)、则将立体声 DAC 与编解码器接口重新同步。、
            1：如果群延迟变化超过±μ s 的 ADC (Fs/4)、则将立体声 ADC 与编解码器接口重新同步。
            -- 0：通过在内部将通道软静音来完成重新同步。 (ADC/DAC)
  "00000000"、-- Reg10：00000000：数据偏移= 0位时钟。 MSB 位 Dopo un 时钟 DAL FS (WCLK_x)
  "00000001"，-- Reg11：D3-D0=0001：PLL R 值= 1.
  "00000000"，-- Reg12：高通数字效果，禁用去加重
  "00000000"，-- Reg13：耳机或按钮按压检测寄存器 A 已禁用
  "00000000"，-- Reg14：耳机或按钮按压检测寄存器 B 已禁用
  "00000000"、-- Reg15：1：左侧 ADC PGA 静音、0增益左侧 ADC PGA 增益设置
  "00000000"、-- Reg16：1：右 ADC PGA 静音、0增益右 ADC PGA 增益设置
  "11111111"，-- Reg17：1111：MIC3L_x 未连接到左侧 ADC PGA。1111：MIC3R_x 未连接到左侧 ADC PGA。
  "11111111"，-- Reg18：1111：MIC3L_x 未连接至右 ADC PGA。1111：MIC3R_x 未连接至右 ADC PGA。
  "10000111"、-- Reg19：1：LINE1Lx、LINE1LP_x 配置为全差分模式。左通道
               -- 0000：输入电平控制增益= 0dB
               1：左侧 ADC 通道上电。
            -- 10–11：禁用左侧 ADC PGA 软步进
  "11111000"、-- Reg20：1：LINE2L 配置为全差分模式。左通道
               - 1111：LINE2L 未连接到左侧 ADC PGA
               0：左侧 ADC 通道上电。
            00：保留。只向这些寄存器位写入零。
  "11111000"、-- Reg21：1：LINE1R 配置为全差分模式。左通道
               - 1111：LINE1R 未连接到左侧 ADC PGA。
               000：保留。只向这些寄存器位写入零。
  "10000111"、-- Reg22：1：LINE1R 配置为全差分模式。右通道
               -- 0000：输入电平控制增益= 0dB
               1：左侧 ADC 通道上电。
            -- 10–11：禁用左侧 ADC PGA 软步进

  "11111000"、-- Reg23：1：LINE2L 配置为全差分模式。左通道
               - 1111：LINE2L 未连接到左侧 ADC PGA
               0：左侧 ADC 通道上电。
            00：保留。只向这些寄存器位写入零。
  "11111000"、-- Reg24：1：LINE1L 配置为全差分模式。左通道
               - 1111：LINE1R 未连接到左侧 ADC PGA。
               000：保留。只向这些寄存器位写入零。

  "00000000"、-- Reg25：(D7–D6) 00：MICBIAS_x 输出断电。

  "00000000"、-- Reg26：(D7) 0：禁用左侧 AGC。
  "00000000"、-- Reg27：0000 000：最大增益= 0dB
  "11000000"、-- Reg28：(D7–D6) 11：迟滞被禁用。
               -- 00 000：左侧 AGC 噪声/静音检测被禁用
               -- 0：禁用左 AGC 削波步进
  "00000000"、-- Reg29：(D7) 0：禁用右侧 AGC。
  "00000000"、-- Reg30：0000 000：最大增益= 0dB
  "11000000"、-- Reg31：(D7–D6) 11：迟滞被禁用。
               -- 00 000：左侧 AGC 噪声/静音检测被禁用
               -- 0：禁用左 AGC 削波步进
  "00000000"、-- Reg32：AGC 算法应用的左通道增益。 0000 0000：增益= 0dB
  "00000000"、-- Reg33：AGC 算法应用的右通道增益。 0000 0000：增益= 0dB
  "00000000"，-- Reg34：左侧 AGC 噪声检测去抖控制
  "00000000"，-- Reg35：右 AGC 噪声检测去抖控制
  "00000000"、-- Reg36：读取- ADC 标志寄存器

  "11000000"、-- Reg37：1：左侧 DAC 加电。 1：右侧 DAC 加电。
  "00001000"、-- Reg38：高功率输出驱动器控制寄存器
  "00000000"，-- Reg39：保留。不要写入该寄存器
  "10000010"、-- Reg40：高功率输出级控制寄存器
               -11：输出共模电压= 1.65V
            00：禁用 LINE2L 旁路。
            00：禁用 LINE2R 旁路。
            -10：输出软步进被禁用
  "01010000"、-- Reg41：DAC 输出开关控制寄存器
               -01：左侧 DAC 输出选择 DAC_L3路径。
            01：右 DAC 输出选择 DAC_R3路径。
            00：保留。只向这些位写入零。
            00：左右 DAC 通道具有独立的音量控制。
  "00000000"、-- Reg42：输出驱动器弹出减少寄存器
               μs：驱动器上电时间= 0 μ s
            -00：驱动器斜升步长时间= 0ms
            -- 0：弱驱动输出共模电压由 AVDD 电源的电阻分压器生成。
            -- 0：保留。只向该寄存器位写入0。
  "00000000"、-- Reg43：左侧 DAC 数字音量控制寄存器
               -- 0：左侧 DAC 通道未静音。
            -000 0000：增益= 0dB
  "00000000"、-- Reg44：右 DAC 数字音量控制寄存器
               -- 0：右侧 DAC 通道未静音。
            -000 0000：增益= 0dB
  "000000000000"、-- Reg45：0：LINE2LP_x 和 LINE2LM_x 未路由到 HPLOT_x
  "00000000"、-- Reg46：0：PGA_LP_x 和 PGA_LM_x 未路由到 HPLOT_x
  "00000000"、-- Reg47：0：DAC_L1未路由到 HPLOT_x
  "000000000000"、-- Reg48：0：LINE2RP_x 和 LINE2RM_x 未路由到 HPLOT_x
  "00000000"、-- Reg49：0：PGA_RP_x 和 PGA_RM_x 未路由到 HPLOT_x
  "00000000"、-- Reg50：0：DAC_R1未路由到 HPLOT_x
  "00000110"、-- Reg51：HPLOT_x 输出电平控制寄存器
               - 0000：输出电平控制= 0dB
            -- 0：HPLOT_x 被静音。
            1：HPLOUT_x 在断电时为高阻抗
            -1：尚未应用到 HPLOT_x 的所有已编程增益。
            -- 0：HPLOT_x 未完全上电。
  "000000000000"、-- Reg52：0：LINE2LP_x 和 LINE2LM_x 未路由到 HPLCOM_x
  "000000000000"、-- Reg53：0：PGA_LP_x 和 PGA_LM_x 未路由到 HPLCOM_x
  "00000000"、-- Reg54：0：DAC_L1未路由到 HPLOC_x
  "000000000000"、-- Reg55：0：LINE2RP_x 和 LINE2RM_x 未路由到 HPLCOM_x
  "00000000"、-- Reg56：0：PGA_RP_x 和 PGA_RM_x 未路由到 HPLCOM_x
  "00000000"、-- Reg57：0：DAC_R1未路由到 HPLOC_x
  "00000110"、-- Reg58：HPLOT_x 输出电平控制寄存器
               - 0000：输出电平控制= 0dB
            -- 0：HPLOT_x 被静音。
            1：HPLOUT_x 在断电时为高阻抗
            -1：尚未应用到 HPLOT_x 的所有已编程增益。
            -- 0：HPLOT_x 未完全上电。
   "000000000000"、-- Reg59：0：LINE2LP_x 和 LINE2LM_x 未路由到 HPROUT_x
   "00000000"、-- Reg60：0：PGA_LP_x 和 PGA_LM_x 未路由到 HPROUT_x
   "00000000"、-- Reg61：0：DAC_L1未路由到 HPROUT_x
   "000000000000"、-- Reg62：0：LINE2RP_x 和 LINE2RM_x 未路由到 HPROUT_x
   "00000000"、-- Reg63：0：PGA_RP_x 和 PGA_RM_x 未路由到 HPROUT_x
   "00000000"、-- Reg64：0：DAC_R1未路由到 HPROUT_x
   "00000110"、-- Reg65：HPROUT_x 输出电平控制寄存器
                - 0000：输出电平控制= 0dB
             -- 0：HPROUT_x 被静音。
             1：HPROUT_x 在断电时为高阻抗
             1：并非所有已编程的 HPROUT_x 增益都已应用。
             -- 0：HPROUT_x 未完全上电。
   "000000000000"、-- Reg66：0：LINE2LP_x 和 LINE2LM_x 未路由到 HPRCOM_x
   "000000000000"、-- Reg67：0：PGA_LP_x 和 PGA_LM_x 未路由到 HPRCOM_x
   "00000000"、-- Reg68：0：DAC_L1未路由到 HPRCOM_x
   "000000000000"、-- Reg69：0：LINE2RP_x 和 LINE2RM_x 未路由到 HPRCOM_x
   "000000000000"、-- Reg70：0：PGA_RP_x 和 PGA_RM_x 未路由到 HPRCOM_x
   "00000000"、-- Reg71：0：DAC_R1未路由到 HPRCOM_x
   "00000110"、-- Reg72：HPRCOM_x 输出电平控制寄存器
                - 0000：输出电平控制= 0dB
             -- 0：HPRCOM_x 被静音。
             1：HPRCOM_x 在断电时为高阻抗
             1：并非所有已编程的 HPRCOM_x 增益都已应用。
             -- 0：HPRCOM_x 未完全上电。
    "000000000000"、-- Reg73：0：LINE2LP_x 和 LINE2LM_x 未路由至 MONO_LOP_x 和 MONO_LOM_x
    "00000000"、-- Reg74：0：PGA_LP_x 和 PGA_LM_x 未路由至 MONO_LOP_x 和 MONO_LOM_x
    "00000000"、-- Reg75：0：DAC_L1未路由至 MONO_LOP_x 和 MONO_LOM_x
    "000000000000"、-- Reg76：0：LINE2RP_x 和 LINE2RM_x 未路由至 MONO_LOP_x 和 MONO_LOM_x
    "00000000"、-- Reg77：0：PGA_RP_x 和 PGA_RM_x 未路由至 MONO_LOP_x 和 MONO_LOM_x
    "00000000"、-- Reg78：0：DAC_R1未路由到 MONO_LOP_x 和 MONO_LOM_x
   "00000010"、-- Reg79：MONO_LOP_x 和 MONO_LOM_x 输出电平控制寄存器
                - 0000：输出电平控制= 0dB
             -- 0：MONO_LOP_x 和 MONO_LOM_x 被静音。
             -- 0：保留。请勿对该寄存器位进行写操作。
             1：并非所有已编程的 Mono_LOP_x 和 Mono_LOM_x 增益都已应用。
             -- 0：MONO_LOP_x 和 MONO_LOM_x 未完全上电。
    "000000000000"、-- Reg80：0：LINE2LP_x 和 LINE2LM_x 未路由至 LEFT_LOP_x 和 LEFT_LOM_x
    "00000000"、-- Reg81：0：PGA_LP_x 和 PGA_LM_x 未路由至 LEFT_LOP_x 和 LEFT_LOM_x

    "00000000"、-- Reg82：0：DAC_L1路由至 LEFT_LOP_x 和 LEFT_LOM_x
               -- 0000000：0dB DAC_L1至 LEFT_LOP_x 和 LEFT_LOM_x 模拟音量控制

    "00000000"、-- Reg83：0：LINE2RP_x 和 LINE2RM_x 未路由到 LEFT_LOP_x 和 LEFT_LOM_x
    "00000000"、-- Reg84：0：PGA_RP_x 和 PGA_RM_x 未路由到 LEFT_LOP_x 和 LEFT_LOM_x
    "10000000"、-- Reg85：0：DAC_R1路由到 LEFT_LOP_x 和 LEFT_LOM_x
   "00001001"、-- Reg86：LEFT_LOP_x 和 LEFT_LOM_x 输出电平控制寄存器
                - 0000：输出电平控制= 0dB
             1：LEFT_LOP_x 和 LEFT_LOM_x 未静音。
             -- 0：保留。请勿对该寄存器位进行写操作。
             -- 0：已应用到 LEFT_LOP_x 和 LEFT_LOM_x 的所有已编程增益。
             1：LEFT_LOP_x 和 LEFT_LOM_x 已完全上电。
   "000000000000"、-- Reg87：0：LINE2LP_x 和 LINE2LM_x 未路由到 RIGHT_LOP_x 和 RIGHT_LOM_x
   "00000000"、-- Reg88：0：PGA_LP_x 和 PGA_LM_x 未路由至 Rright_LOP_x 和 Rright_LOM_x
   "00000000"、-- Reg89：0：DAC_L1未路由至 Rright_LOP_x 和 Rright_LOM_x
   "00000000"、-- Reg90：0：LINE2RP_x 和 LINE2RM_x 未路由到 RIGHT_LOP_x 和 RIGHT_LOM_x
   "00000000"、-- Reg91：0：PGA_RP_x 和 PGA_RM_x 未路由到 Rright_LOP_x 和 Rright_LOM_x

    "00000000"、-- Reg92：0：DAC_R1路由到 Rright_LOP_x 和 Rright_LOM_x
               -- 0000000：0dB DAC_R1至 Rright_LOP_x 和 Rright_LOM_x 模拟音量控制
   "00001001"、-- Reg93：Rright_LOP_x 和 Rright_LOM_x 输出电平控制寄存器
                - 0000：输出电平控制= 0dB
             1：Rright_LOP_x 和 Rright_LOM_x 未静音。
             -- 0：保留。请勿对该寄存器位进行写操作。
             -- 0：已应用到 LEFT_LOP_x 和 LEFT_LOM_x 的所有已编程增益。
             1：Rright_LOP_x 和 Rright_LOM_x 已完全上电

   "00000000"、-- Reg94：只读-模块电源状态寄存器
   "00000000"、-- Reg95：只读-输出驱动器短路检测状态寄存器
   "00000000"、-- Reg96：只读-粘滞中断标志寄存器
   "00000000"、-- Reg97：只读-实时中断标志寄存器

   "00000000"、-- Reg98：GPIO1_x 控制寄存器- 0000：GPIO1_x 被禁用
   "00000000"、-- Reg99：GPIO2_x 控制寄存器- 0000：GPIO2_x 被禁用
   "00000000"、-- Reg100：附加 GPIO 控制寄存器 A - 00：SDA 端子不用作通用 I/O、00：SCL 端子不用作通用 I/O

   "00000000"、-- Reg101：0：当 ADDR_A 处于复位状态时、I2C 地址为001 1000。

   "10100010"、-- Reg102：时钟生成控制寄存器
               -10：CLKDIV_IN 使用 BCLK_x
            -10：PLLCLK _IN 使用 BCLK_x
            - 0010：N = 2、PLL 时钟分频器 N 值
   "00000000"、-- Reg103：左 AGC 新的可编程攻击时间寄存器
               -- 0：左 AGC 的攻击时间由寄存器26生成。
   "00000000"、-- Reg104：左 AGC 新的可编程衰减时间寄存器
               -- 0：左侧 AGC 的衰减时间由寄存器26生成。
   "00000000"、-- Reg105：RIGHT -AGC 新的可编程攻击时间寄存器
               -- 0：右侧 AGC 的攻击时间由寄存器26生成。
   "00000000"、-- Reg106：RIGHT－AGC 新的可编程衰减时间寄存器
               -- 0：右侧 AGC 的衰减时间由寄存器26生成。
   "00000000"、-- Reg107：新的可编程 ADC 数字路径和 I2C 总线条件寄存器
               -- 00：0：使用默认系数
   "00000000"、-- Reg108：断电寄存器期间的无源模拟信号旁路选择
               -- 0：正常信号路径
   "00000000")；-- Reg109：DAC 动态范围选择寄存器
               -- 00：默认值(电气特性表中指定的动态范围)

--编解码器 B ----------------------------------------------------------------
constant inition_codec_B_const：inition_codec_A：=(
  "00000001 "， --起始地址
  "10000000"， -- Reg1：软件复位
  "01000100"、 -- Reg2：0100：ADC FS = FS (ref)/3、0100：DAC FS = FS (ref)/3 = 16KHz
  "10100001"、 -- Reg3：1：PLL 被启用、0100：Q = 2、001：P = 1

  "00100000 "、-- Reg4：001000：J = 8、00：保留
  "00011110"、-- Reg5：00011110：PLL D 值–14位无符号整数的8个最高有效位
  "00000000"、-- Reg6：000000：PLL D 值–14位无符号整数的六个最低有效位、00：保留。只向这些位写入零。
  "00001010"、-- Reg7："000"、01：左侧 DAC 数据路径播放左侧通道输入数据、01：右侧 DAC 数据路径播放右侧通道输入数据、
  "00100000 "，-- Reg8：
-|||||||| ++---- 00：禁用数字麦克风支持。
-||||||| +--- 0：禁用3D 数字效果处理。
-||||+--- 0：保留
-|||+--- 0：BCLK_x (如果编程为 BCLK_x、则为 GPIO2_x)/ WCLK_x (如果编程为 GPIO1_x、则为 GPIO1_x)
-- |||              如果编解码器断电、在主控模式下运行时不会继续传输 WCLK_x)。
-|+--- 1：当未发送有效数据时、将 DOUT_x 置于高阻抗状态。
-- |+---------- 0：WCLK_x (如果编程为 WCLK_x、则为 GPIO1_x)是输入(受控模式)。
-- ------------ 0：BCLK_x (如果编程为 BCLK_x、则为 GPIO2_x)是输入(受控模式)。
  "01001110"、-- Reg9：01：串行数据总线使用 DSP 模式、
               -- 00：音频数据字长= 16位
            -1：使用256时钟传输模式、每帧产生256位时钟、
            -1：如果群延迟变化超过±μ s 的 DAC (Fs/4)、则将立体声 DAC 与编解码器接口重新同步。、
            1：如果群延迟变化超过±μ s 的 ADC (Fs/4)、则将立体声 ADC 与编解码器接口重新同步。
            -- 0：通过在内部将通道软静音来完成重新同步。 (ADC/DAC)
  "00100000 "、-- Reg10：00100000：数据偏移= 32位时钟。 MSB 位 Dopo un 时钟 DAL FS (WCLK_x)
  "00000001"，-- Reg11：D3-D0=0001：PLL R 值= 1.
  "00000000"，-- Reg12：高通数字效果，禁用去加重
  "00000000"，-- Reg13：耳机或按钮按压检测寄存器 A 已禁用
  "00000000"，-- Reg14：耳机或按钮按压检测寄存器 B 已禁用
  "00000000"、-- Reg15：1：左侧 ADC PGA 静音、0增益左侧 ADC PGA 增益设置
  "00000000"、-- Reg16：1：右 ADC PGA 静音、0增益右 ADC PGA 增益设置
  "11111111"，-- Reg17：1111：MIC3L_x 未连接到左侧 ADC PGA。1111：MIC3R_x 未连接到左侧 ADC PGA。
  "11111111"，-- Reg18：1111：MIC3L_x 未连接至右 ADC PGA。1111：MIC3R_x 未连接至右 ADC PGA。
  "01111111"、-- Reg19：0：LINE1L 配置为单端模式。左通道
               - 1111： LINE1Lx 未连接到左侧 ADC PGA。
               1：左侧 ADC 通道上电。
            -- 10–11：禁用左侧 ADC PGA 软步进
  "00000100"、-- Reg20：0：LINE2L 配置为单端模式。左通道
               -- 0000：输入电平控制增益= 0dB
               -1：未选择的左 ADC 通道输入弱偏置为 ADC 共模电压。
            00：保留。只向这些寄存器位写入零。
  "11111000"、-- Reg21：1：LINE1R 配置为全差分模式。左通道
               - 1111：LINE1R 未连接到左侧 ADC PGA。
               000：保留。只向这些寄存器位写入零。
  "01111111"、-- Reg22：0：LINE1R 配置为单端模式。右通道
               -- 1111：输入电平控制增益= 0dB
               1：左侧 ADC 通道上电。
            -- 10–11：禁用左侧 ADC PGA 软步进

  "00000100"、-- Reg23：0：LINE2R 配置为单端模式。右侧通道
               - 1111：LINE2L 未连接到左侧 ADC PGA
               1：未选择的右 ADC 通道输入弱偏置为 ADC 共模电压。
            00：保留。只向这些寄存器位写入零。
  "11111000"、-- Reg24：1：LINE1L 配置为全差分模式。右侧通道
               - 1111：LINE1R 未连接到左侧 ADC PGA。
               000：保留。只向这些寄存器位写入零。

  "00000000"、-- Reg25：(D7–D6) 00：MICBIAS_x 输出断电。

  "00000000"、-- Reg26：(D7) 0：禁用左侧 AGC。
  "00000000"、-- Reg27：0000 000：最大增益= 0dB
  "11000000"、-- Reg28：(D7–D6) 11：迟滞被禁用。
               -- 00 000：左侧 AGC 噪声/静音检测被禁用
               -- 0：禁用左 AGC 削波步进
  "00000000"、-- Reg29：(D7) 0：禁用右侧 AGC。
  "00000000"、-- Reg30：0000 000：最大增益= 0dB
  "11000000"、-- Reg31：(D7–D6) 11：迟滞被禁用。
               -- 00 000：左侧 AGC 噪声/静音检测被禁用
               -- 0：禁用左 AGC 削波步进
  "00000000"、-- Reg32：AGC 算法应用的左通道增益。 0000 0000：增益= 0dB
  "00000000"、-- Reg33：AGC 算法应用的右通道增益。 0000 0000：增益= 0dB
  "00000000"，-- Reg34：左侧 AGC 噪声检测去抖控制
  "00000000"，-- Reg35：右 AGC 噪声检测去抖控制
  "00000000"、-- Reg36：读取- ADC 标志寄存器

  "11000000"、-- Reg37：1：左侧 DAC 加电。 1：右侧 DAC 加电。
  "00001000"、-- Reg38：高功率输出驱动器控制寄存器
  "00000000"，-- Reg39：保留。不要写入该寄存器
  "11000010"、-- Reg40：高功率输出级控制寄存器
               10：输出共模电压= 1.8V
            00：禁用 LINE2L 旁路。
            00：禁用 LINE2R 旁路。
            -10：输出软步进被禁用
  "01010000"、-- Reg41：DAC 输出开关控制寄存器
               -01：左侧 DAC 输出选择 DAC_L3路径。
            01：右 DAC 输出选择 DAC_R3路径。
            00：保留。只向这些位写入零。
            00：左右 DAC 通道具有独立的音量控制。
  "00000000"、-- Reg42：输出驱动器弹出减少寄存器
               μs：驱动器上电时间= 0 μ s
            -00：驱动器斜升步长时间= 0ms
            -- 0：弱驱动输出共模电压由 AVDD 电源的电阻分压器生成。
            -- 0：保留。只向该寄存器位写入0。
  "00000000"、-- Reg43：左侧 DAC 数字音量控制寄存器
               -- 0：左侧 DAC 通道未静音。
            -000 0000：增益= 0dB
  "00000000"、-- Reg44：右 DAC 数字音量控制寄存器
               -- 0：右侧 DAC 通道未静音。
            -000 0000：增益= 0dB
  "000000000000"、-- Reg45：0：LINE2LP_x 和 LINE2LM_x 未路由到 HPLOT_x
  "00000000"、-- Reg46：0：PGA_LP_x 和 PGA_LM_x 未路由到 HPLOT_x
  "00000000"、-- Reg47：0：DAC_L1未路由到 HPLOT_x
  "000000000000"、-- Reg48：0：LINE2RP_x 和 LINE2RM_x 未路由到 HPLOT_x
  "00000000"、-- Reg49：0：PGA_RP_x 和 PGA_RM_x 未路由到 HPLOT_x
  "00000000"、-- Reg50：0：DAC_R1未路由到 HPLOT_x
  "00000110"、-- Reg51：HPLOT_x 输出电平控制寄存器
               - 0000：输出电平控制= 0dB
            -- 0：HPLOT_x 被静音。
            1：HPLOUT_x 在断电时为高阻抗
            -1：尚未应用到 HPLOT_x 的所有已编程增益。
            -- 0：HPLOT_x 未完全上电。
  "000000000000"、-- Reg52：0：LINE2LP_x 和 LINE2LM_x 未路由到 HPLCOM_x
  "000000000000"、-- Reg53：0：PGA_LP_x 和 PGA_LM_x 未路由到 HPLCOM_x
  "00000000"、-- Reg54：0：DAC_L1未路由到 HPLOC_x
  "000000000000"、-- Reg55：0：LINE2RP_x 和 LINE2RM_x 未路由到 HPLCOM_x
  "00000000"、-- Reg56：0：PGA_RP_x 和 PGA_RM_x 未路由到 HPLCOM_x
  "00000000"、-- Reg57：0：DAC_R1未路由到 HPLOC_x
  "00000110"、-- Reg58：HPLOT_x 输出电平控制寄存器
               - 0000：输出电平控制= 0dB
            -- 0：HPLOT_x 被静音。
            1：HPLOUT_x 在断电时为高阻抗
            -1：尚未应用到 HPLOT_x 的所有已编程增益。
            -- 0：HPLOT_x 未完全上电。
   "000000000000"、-- Reg59：0：LINE2LP_x 和 LINE2LM_x 未路由到 HPROUT_x
   "00000000"、-- Reg60：0：PGA_LP_x 和 PGA_LM_x 未路由到 HPROUT_x
   "00000000"、-- Reg61：0：DAC_L1未路由到 HPROUT_x
   "000000000000"、-- Reg62：0：LINE2RP_x 和 LINE2RM_x 未路由到 HPROUT_x
   "00000000"、-- Reg63：0：PGA_RP_x 和 PGA_RM_x 未路由到 HPROUT_x
   "00000000"、-- Reg64：0：DAC_R1未路由到 HPROUT_x
   "00000110"、-- Reg65：HPROUT_x 输出电平控制寄存器
                - 0000：输出电平控制= 0dB
             -- 0：HPROUT_x 被静音。
             1：HPROUT_x 在断电时为高阻抗
             1：并非所有已编程的 HPROUT_x 增益都已应用。
             -- 0：HPROUT_x 未完全上电。
   "000000000000"、-- Reg66：0：LINE2LP_x 和 LINE2LM_x 未路由到 HPRCOM_x
   "000000000000"、-- Reg67：0：PGA_LP_x 和 PGA_LM_x 未路由到 HPRCOM_x
   "00000000"、-- Reg68：0：DAC_L1未路由到 HPRCOM_x
   "000000000000"、-- Reg69：0：LINE2RP_x 和 LINE2RM_x 未路由到 HPRCOM_x
   "000000000000"、-- Reg70：0：PGA_RP_x 和 PGA_RM_x 未路由到 HPRCOM_x
   "00000000"、-- Reg71：0：DAC_R1未路由到 HPRCOM_x
   "00000110"、-- Reg72：HPRCOM_x 输出电平控制寄存器
                - 0000：输出电平控制= 0dB
             -- 0：HPRCOM_x 被静音。
             1：HPRCOM_x 在断电时为高阻抗
             1：并非所有已编程的 HPRCOM_x 增益都已应用。
             -- 0：HPRCOM_x 未完全上电。
    "000000000000"、-- Reg73：0：LINE2LP_x 和 LINE2LM_x 未路由至 MONO_LOP_x 和 MONO_LOM_x
    "00000000"、-- Reg74：0：PGA_LP_x 和 PGA_LM_x 未路由至 MONO_LOP_x 和 MONO_LOM_x
    "00000000"、-- Reg75：0：DAC_L1未路由至 MONO_LOP_x 和 MONO_LOM_x
    "000000000000"、-- Reg76：0：LINE2RP_x 和 LINE2RM_x 未路由至 MONO_LOP_x 和 MONO_LOM_x
    "00000000"、-- Reg77：0：PGA_RP_x 和 PGA_RM_x 未路由至 MONO_LOP_x 和 MONO_LOM_x
    "00000000"、-- Reg78：0：DAC_R1未路由到 MONO_LOP_x 和 MONO_LOM_x
   "00000010"、-- Reg79：MONO_LOP_x 和 MONO_LOM_x 输出电平控制寄存器
                - 0000：输出电平控制= 0dB
             -- 0：MONO_LOP_x 和 MONO_LOM_x 被静音。
             -- 0：保留。请勿对该寄存器位进行写操作。
             1：并非所有已编程的 Mono_LOP_x 和 Mono_LOM_x 增益都已应用。
             -- 0：MONO_LOP_x 和 MONO_LOM_x 未完全上电。
    "000000000000"、-- Reg80：0：LINE2LP_x 和 LINE2LM_x 未路由至 LEFT_LOP_x 和 LEFT_LOM_x
    "00000000"、-- Reg81：0：PGA_LP_x 和 PGA_LM_x 未路由至 LEFT_LOP_x 和 LEFT_LOM_x

    "00000000"、-- Reg82：0：DAC_L1路由至 LEFT_LOP_x 和 LEFT_LOM_x
               -- 0000000：0dB DAC_L1至 LEFT_LOP_x 和 LEFT_LOM_x 模拟音量控制

    "00000000"、-- Reg83：0：LINE2RP_x 和 LINE2RM_x 未路由到 LEFT_LOP_x 和 LEFT_LOM_x
    "00000000"、-- Reg84：0：PGA_RP_x 和 PGA_RM_x 未路由到 LEFT_LOP_x 和 LEFT_LOM_x
    "10000000"、-- Reg85：0：DAC_R1路由到 LEFT_LOP_x 和 LEFT_LOM_x
   "00111001"、-- Reg86：LEFT_LOP_x 和 LEFT_LOM_x 输出电平控制寄存器
                -- 0110：输出电平控制= 3dB
             1：LEFT_LOP_x 和 LEFT_LOM_x 未静音。
             -- 0：保留。请勿对该寄存器位进行写操作。
             -- 0：已应用到 LEFT_LOP_x 和 LEFT_LOM_x 的所有已编程增益。
             1：LEFT_LOP_x 和 LEFT_LOM_x 已完全上电。
   "000000000000"、-- Reg87：0：LINE2LP_x 和 LINE2LM_x 未路由到 RIGHT_LOP_x 和 RIGHT_LOM_x
   "00000000"、-- Reg88：0：PGA_LP_x 和 PGA_LM_x 未路由至 Rright_LOP_x 和 Rright_LOM_x
   "00000000"、-- Reg89：0：DAC_L1未路由至 Rright_LOP_x 和 Rright_LOM_x
   "00000000"、-- Reg90：0：LINE2RP_x 和 LINE2RM_x 未路由到 RIGHT_LOP_x 和 RIGHT_LOM_x
   "00000000"、-- Reg91：0：PGA_RP_x 和 PGA_RM_x 未路由到 Rright_LOP_x 和 Rright_LOM_x

    "00000000"、-- Reg92：0：DAC_R1路由到 Rright_LOP_x 和 Rright_LOM_x
               -- 0000000：0dB DAC_R1至 Rright_LOP_x 和 Rright_LOM_x 模拟音量控制
   "00001001"、-- Reg93：Rright_LOP_x 和 Rright_LOM_x 输出电平控制寄存器
                -- 0110：输出电平控制= 0dB
             1：Rright_LOP_x 和 Rright_LOM_x 未静音。
             -- 0：保留。请勿对该寄存器位进行写操作。
             -- 0：已应用到 LEFT_LOP_x 和 LEFT_LOM_x 的所有已编程增益。
             1：Rright_LOP_x 和 Rright_LOM_x 已完全上电

   "00000000"、-- Reg94：只读-模块电源状态寄存器
   "00000000"、-- Reg95：只读-输出驱动器短路检测状态寄存器
   "00000000"、-- Reg96：只读-粘滞中断标志寄存器
   "00000000"、-- Reg97：只读-实时中断标志寄存器

   "00000000"、-- Reg98：GPIO1_x 控制寄存器- 0000：GPIO1_x 被禁用
   "00000000"、-- Reg99：GPIO2_x 控制寄存器- 0000：GPIO2_x 被禁用
   "00000000"、-- Reg100：附加 GPIO 控制寄存器 A - 00：SDA 端子不用作通用 I/O、00：SCL 端子不用作通用 I/O

   "00000000"、-- Reg101：0：当 ADDR_A 处于复位状态时、I2C 地址为001 1000。

   "10100010"、-- Reg102：时钟生成控制寄存器
               -10：CLKDIV_IN 使用 BCLK_x
            -10：PLLCLK _IN 使用 BCLK_x
            - 0010：N = 2、PLL 时钟分频器 N 值
   "00000000"、-- Reg103：左 AGC 新的可编程攻击时间寄存器
               -- 0：左 AGC 的攻击时间由寄存器26生成。
   "00000000"、-- Reg104：左 AGC 新的可编程衰减时间寄存器
               -- 0：左侧 AGC 的衰减时间由寄存器26生成。
   "00000000"、-- Reg105：RIGHT -AGC 新的可编程攻击时间寄存器
               -- 0：右侧 AGC 的攻击时间由寄存器26生成。
   "00000000"、-- Reg106：RIGHT－AGC 新的可编程衰减时间寄存器
               -- 0：右侧 AGC 的衰减时间由寄存器26生成。
   "00000000"、-- Reg107：新的可编程 ADC 数字路径和 I2C 总线条件寄存器
               -- 00：0：使用默认系数
   "00000000"、-- Reg108：断电寄存器期间的无源模拟信号旁路选择
               -- 0：正常信号路径
   "00000000")；-- Reg109：DAC 动态范围选择寄存器
               -- 00：默认值(电气特性表中指定的动态范围)

0 admin 4 年多前

TI__Guru**** 666710 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Francesco、

我们仍在对此进行研究。我们将尽快为您提供更新。

此致、

Aaron

0 admin 4 年多前

TI__Guru**** 666710 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Francesco、

我有几件事要你尝试。

1.我最终无法重现此问题我上传了一个削波后的声音文件、用于测试这里的器件。您能否播放此文件并对 LEFT_LOP/M 输出进行一些示波器截图？

3.您能否将 DAC_L1路由到 LEFT_LOP/M 输出、并查看问题是否仍然存在？

2.将 DAC_L1路径路由到 Rright_LOP/M 输出、然后查看是否仍然看到反转。

此致、

Aaron

0 admin 4 年多前

TI__Guru**** 666710 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Francesco、

一段时间后、我没有听到您的反馈。您是否能够解决问题？

我关闭此主题并点击"TI 认为已解决"。如果您的问题仍然存在、请随时用任何问题进行评论。

此致、

Aaron

0 admin 4 年多前

TI__Guru**** 666710 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Aaron、

我正在进行测试以回答您的问题。

我无法下载音频文件、因为无法访问链接。

我在所有输出通道中具有相同的反相。

此致

弗朗西斯科

0 admin 4 年多前

TI__Guru**** 666710 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Francesco、

很抱歉、响应延迟以及无法访问链接。

您能否尝试发送正弦波并记录输出？在我们的 EVM 上、当没有 MCLK 时、我看到了一个类似的问题。作为完整性检查、您能否验证是否提供了 MCLK？

此致、

Aaron

0 admin 4 年多前

TI__Guru**** 666710 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Aaron、

我只有12MHz 时的 BCLK_x (reg.102= b10100010)、MCLK 为 GND。

我在 BCLK_x = 12MHz 和 MCLK_x = 12MHz 的情况下尝试更改 reg.102=b00000010、但我仍然有一个具有恒定输入0xC000 (Vref=1.8V)的正极值(2.25V)。

BCLK_x 的最大频率是多少？

此致

弗朗西斯科

0 admin 4 年多前

TI__Guru**** 666710 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Francesco、

12MHz 时的 BCLK 正常。我们每天都使用12.288MHz 的 BCLK 进行测试、没有任何问题。您似乎还在正确配置 PLL 输入。我已附加了我在前面的帖子中提到的音频文件。我认为、如果您在器件上播放该内容并使用示波器记录输出并共享结果、那将是不错的。

我们可以看到、使用恒定输入、您将获得恒定输出。我想知道当您发送正弦波时会发生什么情况。请告诉我您是否能够下载随附的文件。

此致、

Aarone2e.ti.com/.../Asymetrical_5F00_tone_5F00_1.wav

0 admin 4 年多前

TI__Guru**** 666710 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Aaron、

我终于测试了您的音频文件。

编解码器的输入为 LINE1LM_A=IN_1A (示波器上的迹线2)、这是负输入

编解码器的输出为 LEFT_LOP_A=OUT_1A (示波器上的迹线1)、这是正输出

来自编解码器的数据输出直接进入数据输入(DIN_A = DOUT_A)。

MCLK_A = MCLK_B = 16MHz

BCLK_A = BCLK_B = 10MHz

Fs = 16KHz

如下图所示、信号是相同的、这意味着存在符号反转。

我想我会这样做。

此致

弗朗西斯科