This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM1862:不能将 PCM1862 μ,的 I2S 字长度设为24位

Guru**** 2487425 points
Other Parts Discussed in Thread: PCM1862

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/868355/pcm1862-can-not-set-24-bit-to-the-word-length-of-i2s-of-the-pcm1862

器件型号:PCM1862
不能将 PCM1862 μ,的 I2S 字长度设为24位
目前、我们将0x44设置到寄存器0x0B。 我们通过读取来检查该值。
但 I2S 的字长始终为16位。 我们检查了从 PCM1862读取的66AK2G 数据和波形。
我们更改了0x0B 寄存器、以检查是否可以控制该寄存器、因此、  
我们可以更改 Bit1-0 FMT 并检查波形。 请问为何会出现这样的问题?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Clark、

    您能否向我们提供有关该问题的更多详细信息?

    I2S 总线是否配置为主机模式或从机模式操作,以及系统中使用的时钟频率(MCLK、WCLK、BCLK)是多少?

    2.更改寄存器0x0B 的 FMT 字段(位1-0)时观察到的行为是什么? 您的更改是什么、以及在进行更改之前和之后的观察结果是什么?

    此致。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我没有听到你们的回声,因此我认为你们已经解决了这个问题。 如果您需要进一步的帮助、请回写。

    此致。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    主控模式 MCLK 24.576MHz WCLK 48KHz BCLK3.072MHz
    2.我们通过将 FMT 字段更改为左对齐和右对齐来检查 I2S 数据相对于 WCLK 的位置。 在结果中、数据位置发生了变化。 因此我们认为它可以控制。

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    很高兴知道您能够配置 I2S 数据流的格式。

    此致。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们可以控制 FMT 的寄存器、但问题是 我们无法将 I2S 字宽度更改为24位。

    请给出建议。

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我误解了这个问题。 24位是器件的默认字长、在不更新字长配置寄存器的情况下工作。

    我怀疑由于器件在主控模式下运行、时钟分频器可能未正确设置。 您能否指定您为主控模式操作执行的寄存器写入操作? 您能否共享 WCLK 和 BCLK 器件输出的示波器捕获?

    此致。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在我们的电路中、PCM1862在从 I2S 模式下工作。 当 I2S 是从器件时是否有任何不同?

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在主控模式下、BCLK 和 WCLK 时钟由器件生成、为此、必须配置额外的寄存器。

    在上一次答复中、您提到 I2S 处于主模式、我怀疑配置可能出错。

    在从机模式下、BCLK 和 WCLK 时钟被输入到器件中、并且它们正常工作而不会出现任何问题。

    您是否在总线上连接了未在原理图中共享的其他器件?

    您如何检查此项? 您是检查示波器还是查看66AK2G 中的数据缓冲器?

    您能否共享显示 BCLK、WCLK 和 DOUT 的示波器数据?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    总线上没有连接其他器件。 我们检查了数据缓冲器和所附的波形。

    黄色为 WCLK、蓝色为 BCLK、红色为 DOUT。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我现在了解这个问题。 在该器件上、数字内核将输出限制为17位、因为模拟内核只能提供相当于17位(103 dB ADC)的有意义数据。 我认为您的图中的标记没有计算第一个切换边沿。 DOUT 活动期间应该有17位时钟切换。

    此致。