[参考译文] PCM5242：硬件模式下无输出

您好、Jonathan、

我相信我现在理解这个问题。

您选择的 I2S 主器件与硬件模式下 PCM5242的 SCK 要求不匹配。  在硬件模式下、使用4线 I2S 通信、您必须具有与表32匹配的 SCK。   

您可能会注意到、所有这些都是采样时钟的2^n 倍。  12MHz 不是48K 的2^n 倍数。  在 CP2615 PDS 中、它们表示主时钟为250×48kHz = 12MHz。  由于 LRCK 与 SCK 不同步、PCM5242出现时钟错误。  

现在、通常您可以将 PCM5242上的 SCK 引脚接地并在3线制模式下使用器件、但这也不起作用。  CP2615具有比所需的64×48kHz BCK 更高的频率 BCK。  为了克服这一问题、BCK 不是连续的。  相反、它一次仅脉冲32位、然后停止。  您可以在屏幕快照中看到这一点。  这在4线制模式中不是问题、但它使 BCK 成为 PLL 产生更高时钟频率的无效源时钟。   

因此、您可以为 CP2615找到另一个时钟源、也可以在软件模式下使用器件、并将12MHz 时钟源插入其中一个 GPIO 引脚。  我们在 PDS 中对此进行了介绍：

在此模式下、PLL 使用 GPIO 作为输入、使用另一个作为输出、然后连接到 SCK。  在这种情况下、您需要使用 SPI/I2C 来配置 PLL。

如果您对如何执行该操作有疑问、请告诉我。

谢谢、

Paul

 

您好！

谢谢你们，这确实是问题所在。 我看到了该表(以及第8.8.2节)、但不确定如何解释它。 我的思路是、在12MHz 时、12.288MHz (48kHz * 256)在+/-4%的容差范围内、但这显然是一个错误的解释。

我将重新评估一些设计选择、看看我是要添加 MCU 还是要配置 PCM524和/或 CP2615。 目前、我在设计 PCB 时没有为软件模式提供任何引脚。

谢谢！
Jonathan