• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 277 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320DAC3120：输出噪声

admin
Guru**** 2477245 points
Other Parts Discussed in Thread: TLV320DAC3120

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/811269/tlv320dac3120-noisy-output

器件型号：TLV320DAC3120

你(们)好  

我目前正在使用 TLV320DAC3120从 ESP-WROVER-B 获取声音、并将其连接到0.7W 扬声器。 我尝试使用 I2S 协议向扬声器发送1kHz 音调(采样率：36kHz、位/采样32)。 结果是发出非常大的蜂鸣声(请参阅图片)。 我检查了所有可能的东西，但找不到问题的来源。   

以下是编解码器的初始化代码：  

页、寄存器、值  

｛0x00、0x01、0x01｝、 //复位
｛0x00、0x04、0x07｝、
｛0x00、0x05、 0x91｝、
｛0x00、0x06、0x08｝、
｛0x00、 0x07、0x00｝、
｛0x00、0x08、0x00｝、
｛0x00、0x1B、0x00｝、 //NB 位/字30：32位/ 00：16位
｛0x00、0x1C、0x02｝、
｛0x00、0x0B、 0x82｝、
｛0x00、0x0C、0x88｝、
｛0x00、 0x0D、0x00｝、
｛0x00、0x0E、0x80｝、
｛0x00、0x3C、0x19｝、 //处理块
｛0x00、0x3D、0x05｝、
｛0x00、0x25、 0x90｝、

｛0x08、0x01、0x04｝、

｛0x01、 0x1f、0x1C｝、
｛0x01、0x2A、0x04｝、
｛0x01、0x20、0x86｝、
｛0x01、0x21、 0x4E｝、
｛0x01、0x23、0x40｝、
｛0x01、 0x24、0x80｝、

｛0x01、0x1f、0x84｝、
｛0x01、 0x28、0x06｝、
｛0x01、0x26、0x00｝、 // 0：未路由模拟输出电压80：路由到输出 D 类驱动
器的模拟输出电压｛0x01、0x2E、0x0B｝、
｛0x00、0x3F、 0x96｝、
｛0x00、0x40、0x04｝、 //撤消 DAC
｛0x00、0x41、0x00｝的静音、 //DAC 音量

I2S 的最新消息：


  • 0
    TI__Guru**** 2477245 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Radomir、

    欢迎使用 E2E、感谢您关注我们的产品！

    我对您的寄存器设置有一些看法。

    只需确认一下、您是否有 BCLK = 2.304MHz 和 WCLK = 36KHz？

    如果是、您的 PLL 设置似乎不正确、请验证我下面的计算结果、如果我出错、请告诉我：

    PLL 设置似乎被配置为 J = 8、P = 1、R = 1、D = 0。 如果选择 BCLK 作为 PLL_INPUT_CLOCK、则会导致 PLL 时钟= 18.432MHz。 根据数据表( http://www.ti.com/lit/ds/symlink/tlv320dac3120.pdf#page=46 )的 PLL 部分，PLL 时钟必须在80MHz 到110MHz 的范围内。 因此、您需要增加 PLL 时钟频率以实现该范围。

    然后、配置的采样率似乎太低。 FS = PLL_CLK /(MDAC x NDAC x DOSR)= 18.432MHz /(8 x 2 x 128)= 9KHz。 该值应等于 WCLK 频率(32KHz)。

    最后、您似乎已经在 I2S 协议中通过第0页/寄存器28页配置了一个 BCLK 偏移。 您是否考虑在每个通道的前2个 BCLK 脉冲之后(在 WCLK 的下降沿或上升沿之后)发送 I2S 通信线路的数据？

    另一个建议是在 TLV320DAC3120耳机输出端添加一个低通滤 波器(以防此输出端出现噪声)。 DAC 器件具有一个可产生大量高频噪声的 Δ-Σ 转换器。 当输出连接到放大器时、该噪声可能会增加。 有关详细信息、请查看以下文档：

    http://www.ti.com/lit/an/slaa313/slaa313.pdf

    此外、我还附加了我的寄存器设置分析。 它的格式为 w 30 xx yy (w：写入命令、30：I2C 地址、xx =寄存器地址、yy =寄存器数据)。

    e2e.ti.com/.../Registers-Settings.txt

    如果您对此有其他问题或意见、请告诉我。

    此致、
    Luis Fernando Rodríguez S.

  • 0
    TI__Guru**** 2477245 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Radomir、

    请问您对此有什么反馈吗？

    谢谢你。

    此致、
    Luis Fernando Rodríguez S.

  • 0
    TI__Guru**** 2477245 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Radomir、

    我现在将关闭此 E2E 主题。 但如果您有其他观察结果、请随时提供您的反馈或评论。 我们很乐意为您提供帮助。

    此致、
    Luis Fernando Rodríguez S.

  • 0
    TI__Guru**** 2477245 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好

    很抱歉、我没有回答、只是两天都很忙。

    我们已对您的 init 文件进行了更改、但它仍然不起作用。 我们再次检查了 I2S、但看起来不错。 PLL 之外是否还有其他可调节或使其无法工作的设置？

    此致、

    Radomir 平底锅  

  • 0
    TI__Guru**** 2477245 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Radomir、

    您能否提供更新的寄存器设置？ 这将有助于我们更好地解决这个问题。

    此致、
    Luis Fernando Rodríguez S.

  • 0
    TI__Guru**** 2477245 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Radomir、

    您对此有什么反馈吗？ 是否可以提供更新后的寄存器设置以获得进一步支持？ 这些日子还有其他观察或变化吗？

    谢谢你。

    此致、
    Luis Fernando Rodríguez S.

  • 0
    TI__Guru**** 2477245 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Radomir、

    我现在将关闭此 E2E 主题。 但是、请随意将有关此案例的所有信息包含在这个 e2e 主题中。 我们将等待您的回复、以便及时提供支持。

    此致、
    Luis Fernando Rodríguez S.