请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV320AIC3256 我使用具有 I2S 音频接口的编解码器 IC。对于 ADC - in3 和 DAC - LOL 和 ROL。
此 IC 被初始化为次 I2S 从器 件、由编解码器的主机控制器提供给编解码器的 BCLK 和 WCLK。
ADC_CLK 由插入的 BCLK (500kHz) 和 PLL 提供 、PLL 将 BCLK 乘以4 (2MHz)以提供 ADC_CLK、而不是 MCLK (与评估板一样)。
我看到 编解码器次级 I2S 的 DI 和 DO、包括 BCLK 和 WCLK (8kHz) 、符合预期。
我在左 侧 ADC 和右侧 ADC 中插入一个信号、我可以看到每个通道的采样数据16位似乎正确且符合预期、但当我们发送数据时(即使是恒定数据) 我们无法在 DAC 的 LOL 和 ROL 输出上看到与发送的数据相关的模拟信号。 我们在 DAC 输出上看到的只是 振幅甚至达到最大允许振幅的噪声(似乎是随机的)。
如前所述、我们不使用也不将 MCLK 插入编解码器。
问题是、我们缺少了什么、因此 DAC 的 LOL 和 ROL 模拟信号输出不会根据(通过 DIN)发送到 DAC 的数据进行、而是接收到较大的噪声？
插入 的 I2S 的 BCLK 是否 是足够的 CLK 信号、以便使 DAC 也能够根据 I2S 发送的数据正常工作？
如果需要、我可以 通过 I2C 接口发送寄存器初始值作为配置。
谢谢、
Kobi
