[参考译文] TLV320ADC3101：如何选择 PLL 参数

Rayna、

PLL 起初看起来可能有点复杂。  有一些 PLL 限制需要注意：

然后，图28 (第24页)几乎为您提供了所需的信息。  

PLL_CLK = PLL_CLKIN *(RxJ.D)/P

ADC_FS * AOSR * mAdc* NADC = ADC_CLKIN

我要注意的主要限制因素以红色突出显示。  

正如您指出的、还有对 IADC 的限制：

此约束仅确保您的时钟足够快、足以运行 DSP 中的所有指令。  

您将通过检查表了解所需的指令数：

您很可能已经知道 MCLK 是什么以及所需的 FS 是什么。  因此、从 FS 向后工作至 MCLK。 遵守约束条件。  

此致、

-Steve Wilson

Rayna、  

1.满足约束条件后，值不能是任何值。  它们必须是一个允许满足约束条件并从特定 MCLK 生成适当时钟频率的值。  

Mac 是指"乘法器-累加器"、这是任何处理器的标准部件。  不知道为什么数据表想要指出这一点、而不是仅仅说 ADC DSP 引擎或类似的东西。  

3、即使您没有"选择"处理块、 您也会选择默认处理块(处理块1)、或者如果您使用的是 PurePath Studio、则它会在资源窗口中提供您正在使用的指令数。  刚才所说的 PPS 也负责设置时钟。

此致、

-Steve Wilson

您好 Steve

明白了！ 非常感谢！

Rayna