请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV320AIC3104-Q1 尊敬的团队：
该测试发现输入波形良好(偏差为0.05%)、但输出波形不良(偏差为1.2%)。 请帮助分析此问题吗？
谢谢、此致、
雪利
尊敬的团队：
该测试发现输入波形良好(偏差为0.05%)、但输出波形不良(偏差为1.2%)。 请帮助分析此问题吗？
谢谢、此致、
雪利
您好、Sherry、
这可能是带外噪声引起的。 在输出端使用简单的低通滤波器会有所帮助。 您可以使用用户指南中的 EVM 原理图作为参考。 此外、 还有一个有关音频编解码器中常见噪声问题的应用手册。
我还建议将未使用的输入连接在一起、并使用.47uF 电容器将它们连接到 GND。 希望这对您有所帮助！
此致、
Aaron
您好、Aaron、
当客户添加 RC 滤波器(100 Ω 和47nF)时、输出波形变为正常。 请告诉我这种带外噪声来自什么？ 因为他们现在无法添加 RC 滤波器、原因如下所示、
客户的系统模块如下所示、
客户的音频流(蓝色的下面)是：编解码器模拟音频输入→由我们的编解码器转换为数字信号、然后输出 到4G 模块→4G 模块通过 PHY IC 将数字音频传输到另一个系统(音响主机)。 通过连接 J2→音响主机的 SOC 连接该系统的音响主机将数字音频转换为 I2S 信号并发送至 DSP、然后 DSP 将 I2S 信号转换为模拟音频输出。 输出波形与第三幅图一样糟糕。 因此、他们无法在音响主机端添加 RC 滤波器、此项目已由其他团队完成。
现在、它们还测试红线： CODEC 模拟音频输入→CODEC 模拟音频输出。 输出波形如第二 幅图(蓝色波形)。
1、现在他们认为寄存器的配置可能不正确。 您能否提供一个示例、说明在条件如下时如何配置、
fs (ref)= 48kHz、MCLK = 2.048Mhz、使用 PLL。
谢谢、此致、
雪利
您好、Aaron、
感谢您的回复！
我们没有找到输出波形失真的原因。 现在、我们有两个方向：
1.查看原理图和布局(我已通过电子邮件发送给您)
2.寄存器配置。
它们使用内部 PLL、而 BCLK 是时钟源。 其采样率为 fs=48kHz、WCLK=48kHz、数据宽度=16位、因此 BCLK=2*16*FS=1.536Mhz。 Fsref 有两种选择、48k 或44.1k、它们选择 Fsref=48kHz。 然后我们可以得到 P=1、R=2、K=32、D=0。
现在有一个问题、当 D=0时、PLLCLK_IN 的范围为：2M< PLLCLK_IN/P<20M、但根据我们的配置、PLLCLK_IN/P=1.536MHz、 这超出了规定的范围。 我不知道这是否与失真输出波形有关？
谢谢、此致、
雪利
您好、Aaron、
感谢您的回复！
我们没有找到输出波形失真的原因。 现在、我们有两个方向：
1.查看原理图和布局(我已通过电子邮件发送给您)
2.寄存器配置。
它们使用内部 PLL、而 BCLK 是时钟源。 其采样率为 fs=48kHz、WCLK=48kHz、数据宽度=16位、因此 BCLK=2*16*FS=1.536Mhz。 Fsref 有两种选择、48k 或44.1k、它们选择 Fsref=48kHz。 然后我们可以得到 P=1、R=2、K=32、D=0。
现在有一个问题、当 D=0时、PLLCLK_IN 的范围为：2M< PLLCLK_IN/P<20M、但根据我们的配置、PLLCLK_IN/P=1.536MHz、 这超出了规定的范围。 我不知道这是否与失真输出波形有关？
谢谢、此致、
雪利
