[参考译文] TLV320DAC3100：TLV320DAC3100IRHBT 从模式下上升时间/下降时间的含义

admin

Other Parts Discussed in Thread: TLV320DAC3100

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1176662/tlv320dac3100-the-meaning-of-rise-time-fall-time-in-slave-mode-of-tlv320dac3100irhbt

器件型号：TLV320DAC3100

您好！

TLV320DAC3100IRHBT 从模式下的上升时间/下降时间有何含义？

数据表显示为4ns (max)。

如果上升时间超过4ns、是否为 NG？

微控制器侧的 I2S TR/TF 输出规格为25ns (最大值)。我应该怎么做？

此致、
DDDOOR

2 年多前

0 admin 2 年多前

TI__Guru**** 2481465 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

数据表第4.8节中提到的上升和下降时间取决于 BCLK 频率。这些最长时间可确保 I2S 协议正确无误。时间由以下表达式确定：

- Trise < 10% Ton

- Tfall < 10% Toff

如果 TR (max)= 4ns 且 TF (max)= 4ns、则在 BCLK = 12.5MHz (Ton = Toff = 1/(2 x 12.5MHz)= 40ns 时计算出这些值。因此、如果 BCLK 频率较低、则可以放宽该值。

0 admin 2 年多前

TI__Guru**** 2481465 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Daveon Douglas

以下内容是否正确？
BCLK 为128KHz。
TON = TOFF = 1/(2x128KHz)= 3906.25ns
TR (max)和 TF (max)是否为390.625ns？

换言之、如果微控制器侧的 I2S TF/TF 输出规格为25ns (最大值)、根本就没有问题。

此致、
DDDOOR

0 admin 2 年多前

TI__Guru**** 2481465 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

我对所提供的 BLCK 频率感到担忧。在音频范围内、可能的最低 BLCK 为512kHz、最高为~12MHz。

BCLK =通道计数*字长*采样频率。

BCLK (最小值)= 2通道* 16位 WL* 16kHz FS = 512kHz。

将 DAC3100作为从器件时、您是否同时提供 MCLK 和 BCLK 以及其他 I2S 输入？

此致、

0 admin 2 年多前

TI__Guru**** 2481465 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

TLV320DAC3100处于从模式。
此配置使用来自 I2S 总线的 BCLK、而不带 MCLK 输入。
客户在数据表中提到6.3.11.1 PLL。

此致、
DDDOOR

0 admin 2 年多前

TI__Guru**** 2481465 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

客户提供的其他信息。一个校正：IC 的 BCLK 输入为256KHz。
8K x 16位 x 2 = 256KHz (8kHz 采样、播放16位 wav 文件)

此致、
DDDOOR

0 admin 2 年多前

TI__Guru**** 2481465 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

在提供 BCLK 频率的情况下、微控制器的 TR/TF 输出应该正常。在您的案例中、TR/TF (最大值)为195ns。

此致、

0 admin 2 年多前

TI__Guru**** 2481465 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Daveon Douglas、

在这种情况下、tr/tf (最大值)为95ns、但数据表中未指定此值。
假定 BCLK 为12.5MHz 这一事实也未在数据表中指定。
数据表中也未指定用于推算95ns 的公式。
在这种情况下、制造商的保修是否适用？

此致、
DDDOOR

0 admin 2 年多前

TI__Guru**** 2481465 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，DDDOOR，

数据表中未明确说明 BCLK 的上升和下降时间。 TR/TF 基于 IC 可支持的最高时钟频率、数据表 TR/TF 基于最大 CLCK 频率(12.5MHz)、这就是定义4ns 的原因。如果提供的最高时钟频率(通常为 MCLK 或 BCLK)比最大时钟频率慢、则 tr/TF 可能更慢。

在 BCLK=256kHz 时、 Ton = Toff = 1/(2 x 256kHz)= 1953ns => tr/tf (max)< 10% Ton/off = 195.3ns。

借助25ns tr/TF、您的微控制器可以满足此条件。

此致、

音频（参考译文帖）

音频（参考译文帖）(Read Only)

[参考译文] TLV320DAC3100：TLV320DAC3100IRHBT 从模式下上升时间/下降时间的含义