[参考译文] TLV320DAC3100：TLV320DAC3100IRHBT 从模式下上升时间/下降时间的含义

您好！

数据表 第4.8节中提到的上升和下降时间取决于 BCLK 频率。 这些最长时间可确保 I2S 协议正确无误。 时间由以下表达式确定：

-         Trise < 10% Ton

-         Tfall < 10% Toff

如果 TR (max)= 4ns 且 TF (max)= 4ns、则在 BCLK = 12.5MHz (Ton = Toff = 1/(2 x 12.5MHz)= 40ns 时计算出这些值。 因此、如果 BCLK 频率较低、则可以放宽该值。

您好 Daveon Douglas

以下内容是否正确？
BCLK 为128KHz。
TON = TOFF = 1/(2x128KHz)= 3906.25ns
TR (max)和 TF (max)是否为390.625ns？

换言之、如果微控制器侧的 I2S TF/TF 输出规格为25ns (最大值)、根本就没有问题。

此致、
DDDOOR

您好！

我对所提供的 BLCK 频率感到担忧。 在音频范围内、可能的最低 BLCK 为512kHz、最高为~12MHz。  

BCLK =通道计数*字长*采样频率。

BCLK (最小值)= 2通道* 16位 WL* 16kHz FS = 512kHz。

将 DAC3100作为从器件时、您是否同时提供 MCLK 和 BCLK 以及其他 I2S 输入？

此致、

您好！

TLV320DAC3100处于从模式。
此配置使用来自 I2S 总线的 BCLK、而不带 MCLK 输入。
客户在数据表中提到6.3.11.1 PLL。

此致、
DDDOOR

您好！

客户提供的其他信息。 一个校正：IC 的 BCLK 输入为256KHz。
8K x 16位 x 2 = 256KHz (8kHz 采样、播放16位 wav 文件)

此致、
DDDOOR

您好 Daveon Douglas、

在这种情况下、tr/tf (最大值)为95ns、但数据表中未指定此值。
假定 BCLK 为12.5MHz 这一事实也未在数据表中指定。
数据表中也未指定用于推算95ns 的公式。
在这种情况下、制造商的保修是否适用？

此致、
DDDOOR