[参考译文] TAS6424-Q1：客户将 MCLK 的频率从12.288MHz 更改为24.576MHz 后没有声音。

尊敬的 Alan：

这是 TDM4还是 TDM8？  在 TDM 模式下、MCLK 和 SCLK 可连接在一起。  源必须为位宽、槽数和 FS 提供正确的比率。  如果 MCLK、SCLK、FSYNC 和 TDM (SDIN)设置正确、TAS6424将自动调整。  如果比率不正确、器件将无法正确解码。

如果您需要更多帮助、请发送有关数字时钟、插槽、位宽以及其他有用的信息。

此致、
Gregg Scott

您好、Gregg、

它是 TDM8。

SoC 根据48K 采样输出，可以正常发出声音：48K (FS)*8插槽*32位=12.288M (MCLK+SCLK)
由于特殊原因、需要将其更改为：48K (FS)* 16个插槽* 32位= 24.576M (MCLK+SCLK)、测试为静音模式。

您好、Gregg、

让我添加一些信息：他们更改时钟的原因是他们希望内部功率放大器和外部功率放大器共享相同的 SCLK (MCLK)。

外部功率放大器为 TDM16、时隙为16、时钟频率为24.576kHz。 从理论角度来看、我的想法是、他们是否应该将内置功率放大器的采样格式修改为 MCU/DSP 侧16位中的8位时隙、然后 TAS6424-Q1将自动调整频率。

您好 Gregg，

最新进展：
我建议客户将 SDIN 采样格式从 TDM8更改为 TDM16、前8个时隙是音频数据、后8个时隙填充为0。 测试结果没有声音。
TAS6424-Q1是否需要配置相关寄存器？