请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：SRC4392 1、寄存器01
在 PDALL=0、PDPA=1、PDRX=1时、发送器是否没有任何问题、而在仅使用 PDALL=0、PDPA=1、Pdtx=1接收器时？ 请回答是否存在问题(其他未提及的问题为0)
2、寄存器07
在使 BSSL 归零方面有什么不同？1如何操作？
可选内容将 TSLIP 或块启动理解为中断条件、但无法理解发送器的数据滑动现象是什么。
此外、我无法掌握产生中断的含义、因为块启动中的触发器会成为相反的选择。
首先、我很感激、因为您无法清楚地回答、如何使用23个引脚(/INT)的假设是什么。
3.寄存器0E
当我使 RXAMLL=1时、数字接口接收器(DIR)是否会使自动静音？
在这种情况下、如果相反地使 RXAMLL=0、DIR 不会使自动静音、它是否应该考虑在 RX 中输入超出范围的规格采样频率信号、该数据可能出现在 DIR_OUT 中？
4、寄存器0E
当没有 RX 输入时、当我使 LOL=1时、12个引脚的输出频率是多少 Hz？
5、寄存器2E
64Sample 的延迟量很大、与8Sample 中的64Sample 进行比较时、失真等声音质量是否会提高？
据了解、选择延迟的数量、当您不改变音质时、让您选择延迟数量有何好处？
6、硬件
当没有 RX 输入时、在直接连接到11引脚(/LOCK)和14引脚(MUTE)的硬件时、图59的 SRC_OUT 是否有输出用于使移动成为自动静音？
7、
我想请您对无知的回答清楚地说明如何使用15引脚(/RDY)的假设。
即使它正在处理覆盖、并将相同的值设置到 SPI 控制中的同一寄存器中、您也不会影响噪声发生和声音质量？
即使要在 SPI 控制中设置的寄存器变为任何顺序、您也没有任何问题？
