This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/audio-group/audio/f/audio-forum/689849/pcm9211-dir-behavior-during-occuring-preamble-error
您好！
如果前导码数据中包含错误、则由 DIR 生成的时钟(SCKO、BCK 和 LRCK)的频率会发生变化。 那么，您能否告诉我是否有办法减少提取时钟的频率变化？ (例如：更改环路滤波器的常数、更改寄存器设置等)
此致、 加藤
您好、Kato-San、
如您所知、PCM9211具有 片上 PLL (包括压控振荡器或 VCO)、用于从 S/PDIF 输入信号中恢复时钟； 在 PLL 模式下、输出时钟(SCKO、BCKO、LRCKO)由 PLL 源时钟生成。 输出频率的变化是 PLL 抖动的函数。 一般而言、DIR 模块具有出色的抖动降低功能、符合/超过 IEC60958-3定义的抖动容差规格。
您观察到了哪种变化？ 谢谢。
此致、 Ravi
尊敬的 Ravi-San：
感谢你的答复。
如果在前导码数据中插入一位错误数据、SCKO 时钟的频率会改变几个百分点、因此请告诉我如何减少频率变化。
我们是否应该认为您的团队无法支持 PCM9211？
