[参考译文] TLV320AIC3104：MIC2R 数据收集问题

您好！

寄存器17和18是 MIC2L 和 MIC2R 向左和向右 ADC 的设置、我看到新设置是正确的0x0F 和0xF0。

这应该是直接的、配置输入并为 ADC 加电。

您是否说您在 I2S_DOUT 上看不到正确的通道数据？ 您是否在不同的器件上看到了该问题？

器件侧引脚16上可能会出现接触问题。

如果通过将 MIC2R 直接发送到模拟输出之一来执行旁路模式(模拟到模拟)、是否有输出？

您好 Pdjuandi：

 Tks 供您发表评论。 您是正确的。 我们似乎 没有在 I2S_DOUT 上看到正确的通道数据。

 我们可以确认所有器件也存在同样的问题。 您是否还可以帮助在配置文件上提供修改基础以设置旁路模式？

您可以使用上面显示的方框图、我突出显示了要设置的路径和寄存 器、如下所示。

此致。

您好  Pdjuandi：

 Tks 供您发表评论。

 只需按照您所说的旁路模式设置寄存器，包括 PGAL 和 PGAR，左 LOM/p 和右 LOM/p 可以随音频一起提供。

 因此我认为路径的问题是 ADC R + HP 滤波器，但我检查寄存器是否可以加电。 如果我们可以尝试进行任何测试？

 太棒了！

您的数字配置显示 ADC 采样频率为16KHz。 DSP 模式、具有16位数据的从模式、但 BCLK 为4.096MHz。 这不正确。

他们想要使用什么采样？ 如果是16KHz、则 BCLK 应为16KHz x 16位深度/通道 x 2个通道、等于512KHz。

然后、如果 BCLK 从4.096MHz 更改为512KHz、则需要检查 PLL 分频器。

有关从模式下的 DSP 模式、请参阅第10.3.2.4节。  

e2e.ti.com/.../2055.11_2D00_25-AIC3104-config-list.xlsx

您好 Pdjuandi：

 客户在  DSP 模式下使用的 ADC 采样频率为16KHz。  根据 BCLK 4.096MHz 的设置、我只需按照您先前发送的设置进行操作。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1126477/tlv320aic3104-right_lop-lom-output-issue/4187692#4187692 

那么、您能否帮助您共享要支持的更新配置文件？ 我们现在还不熟悉 PLL 设置。  

  又来了！

您好 Pdjuandi：

 只需查看规格中的规格和您之前的评论即可。

  我的n`t 修改了寄存器、如下黄色标记、以正确设置 PLL、但它似乎不起作用。

您好、Allen、

仅供参考、Peter 在办公室工作了几天、因此会有延迟回复、请在星期四再次查看。

Brian

您好！

请提供 WCLK、BCLK 和新寄存器设置的示波器捕获。

您的 WCLK 应该为16KHz 和 BCLK 512KHz。

此致。

你(们)好  

 我尝试深入了解寄存器和 PLL 设置。 此处附上了我的计算器流程：  

基于上述 PLL 树：

 我认为计算器工具也显示了正确的设置。

此处附加了 BCLK 的波形：

此处附加了 WCLK 的波形：

此处附上了 DOUT 的波形：

所以、我认为困惑在于 WCLK 和 BCLK 之间的关系。

`基于上述关系，所以 BCLK=N(16)*2 (左通道和右通道)*WCLK? 我是对的吗？

但好奇，PLL 会导致正确的通道无法正常工作？

另一个主题需要确认，Qualcomm FAE 说它们可能与插槽配置相关，

您能否分享如何在 DSP 模式下使用此代码？

 再次来 Tks。

您好！

编解码器处于受控模式并接收时钟、因此由于 BCLK 为256F (256x16KHz = 4.096MHz)且数据长度为16、因此第2个通道为空。

他们能否尝试将 BCLK 设置为512KHz (16x2x16KHz)？  

此致。

您好，

 这是16kHz WCLK 和512KHZ BCLK 的修改波形。 但正确的通道仍然没有声音输出。 您能帮您再次检查吗？ 太棒了！

 此处在 mic2r 章节中附上了更新寄存器。

e2e.ti.com/.../12_2D00_12-BU-AIC3104-config-list.xlsx

我还对  ADC fsref PLL 和 ADC fsref 分频器感到困惑， ADC fsref 分频器= WCLK= ADC 采样率？是否应将 Q 设置为6？

您好！

时钟和 ADC 配置看起来正确。 输入 MIC2L 进入左侧 ADC、而 MIC2R 进入右侧 ADC。

您是否检查了 MIC2R 本身是否存在并在示波器上采集 DOUT？

还要尝试将偏移更改为0周期。 这些设置应该起作用、您是否将它们连接到主机而不是偶然交换？

如果使用 PLL、则使用 PLL fssref 设置；如果不使用 PLL、则使用分频器。

此致。