This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3254:启动问题

Guru**** 1133420 points
Other Parts Discussed in Thread: TLV320AIC3254
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1180312/tlv320aic3254-startup-issue

器件型号:TLV320AIC3254

我们正在尝试使 TLV320AIC3254编解码器在一对定制板上运行。 两个电路板都有一个 CC2652RSIPMOTR、该 CC2652RSIPMOTR 充当主器件并生成时钟线、并且使用 SimpleLink 音频插件(v3.30.006)。 一个板连接了麦克风、将发送 I2S 数据输出、另一个板将输入该数据并驱动线路电平输出。

[麦克风]--(模拟)->[TLV320A]--(I2S)->[CC2652]--(无线)->[CC2652]-[CC2652]-(I2S)->[TLV320A]--(模拟)->[线路输出]

MCLK 为12MHz、使用示波器进行验证、当 CLKOUT 配置为将其路由到 GPIO (MFP5)时、也可以看到它。

使用 AIC3254 CS 应用程序为16k 采样生成适当的 PLL_CLK 值;R 和 P 为1、J.D 为8.1920、M 为3、N 为16、AOSR 和 DOSR 为128。

这是使用以下值生成的 clockRegs 脚本:

   {TI3254_PAGE_0、TI3254_CLK_MUX_REG、0x03}、               /* PLL 时钟为 CODE_CLKIN */

   {TI3254_PAGE_0、TI3254_CLK_PLL_P_R_REG、0x80 | 0x11}、          /* PLL 上电、P=1、R=1 */

   {TI3254_PAGE_0、TI3254_CLK_PLL_J_REG、0x08}、              /* J=8 */

   {TI3254_PAGE_0、TI3254_CLK_PLL_D_MSB_REG、0x07}、            /* D = 0780 */

   {TI3254_PAGE_0、TI3254_CLK_PLL_D_LSB_REG、0x80}、            /* D = 0780 */

   {TI3254_PAGE_0、TI3254_CLK_NDAC_REG、0x80 | 0x10}、           /* NDAC 分压器加电、NDAC = 16 */

   {TI3254_PAGE_0、TI3254_CLK_MDAC_REG、0x80 | 0x03}、           /* MDAC 分压器加电、MDAC = 3 */

   {TI3254_PAGE_0、TI3254_DAC_OSR_MSB_REG、0x00}、             /* DOSR = 0x0080 = 128 */

   {TI3254_PAGE_0、TI3254_DAC_OSR_LSB_REG、0x80}、             /* DOSR = 0x0080 = 128 */

   {TI3254_PAGE_0、TI3254_CLK_NADC_REG、0x80 | 0x10}、           /* NADC 分压器通电、NADC = 16 */

   {TI3254_PAGE_0、TI3254_CLK_mAdc_REG、0x80 | 0x03}、           /* mAdc 分频器通电、mAdc = 3 */

   {TI3254_PAGE_0、TI3254_ADC_OSR_REG、0x80}、               /* AOSR = 128 ((与 PRB_R1配合使用至 PRB_R6、ADC 滤波器类型 A)*

添加以下内容:

   {TI3254_PAGE_0、0x34、0x10}、

   {TI3254_PAGE_0、0x1A、0x80 | 0x64}、

   {TI3254_PAGE_0、0x19、0x03}、

用于设置 CDIV_CLKIN、CLKOUT M 和 MPF5 GPIO。

但 GPIO 仅保持其高电平状态。 如果最后一个寄存器0x19更改为0x00值以显示 MCLK、那么我们将得到一个120kHz 的时钟、正如预期的那样。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    这些设置看起来正确、PLL_CLK 应该在10ms 后出现。

    您能否尝试将编解码器设置为主控模式并 检查 WCLK、因为此 WCLK 来自 PLL_CLK、如果您可以看到16KHz 时钟?

    此致。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    我将编解码器交换为主器件、但在使用示波器查看 WCLK 或 BCLK 线路时看不到任何内容。 MCLK 保持不变、我没有更改它的配置、它在示波器上看起来是一样的。

    配置脚本从
       {TI3254_PAGE_0、TI3254_SW_RESET_REG、0x01}、                        //重置编解码器*
       {TI3254_PAGE_0、TI3254_AUDIO_IF_1_REG、0x00}、                      /* 16位、I2S、 WCLK、BCLK 被输入到器件中*

    至:
       {TI3254_PAGE_0、TI3254_SW_RESET_REG、0x01}、                        //重置编解码器*
       {TI3254_PAGE_0、TI3254_AUDIO_IF_1_REG、0x0C}、                      /* 16位、I2S、 WCLK、BCLK 由器件输出*

    时钟脚本的末尾添加了以下行:
       {TI3254_PAGE_0、TI3254_BCLK_N_DIV、0x80 | 0x0C}、                   // BCLK 分频器加电、val = 12 */
       {TI3254_PAGE_0、TI3254_AUDIO_IF_3_REG、0x04}、                      //主 BCLK 和主 WCLK 缓冲器加电*/

    我在没有设置 CLKOUT 的情况下尝试了它、然后将 BCLK 路由到 GPIO、但它也没有任何活动。

    哦、这里是编解码器和 MCU 的两个板(我打算在原始文章中包含这些板、很抱歉耽误了时间)的一些分段原理图:

    e2e.ti.com/.../Transmitter.pdfe2e.ti.com/.../Receiver.pdf

    我主要使用发送器板进行测试。

    还有什么可以尝试的或可以帮助您的信息?

    谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    奇怪的是、您能否检查 AVDD 和 DVDD 是否都存在?

    您正在从外部提供 LDOIN、因此您不需要 DVDD/AVDD 输入。

    您已检查 MCU 是否未驱动 WCLK、RESET 为高电平且 R2未组装-正确?

    这是所有设置还是仅此设置?

    此致。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    对于发送器板和接收器板、AVDD 和 DVDD 均为1.7V 左右、在电容处测量。

    WCLK 肯定不会由 MCU 驱动。 我检查了 MCU 上的外设寄存器、(作为尝试绕过整个 PLL 时钟系统的测试的一部分、该系统不起作用)看到当 CODEC _CLKIN 设置为 MCLK 而不是 PLL_CLK 时、编解码器可以生成 WCLK 和 BCLK 线路 (只是频率不正确,因为我们无法使 MCLK 达到所需的正确频率,以便实际执行这些操作)。

    RESET 为高电平(3.2V 至3.3V)、R2未组装、正确。

    我在另一个发送器板和其中一个接收器上看到的原始描述的情况、但我的测试结果都是在单个发送器板上进行的。

    谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    那么、这就是您看到的-正确吗? 在主模式下、WCLK 和 BCLK 在蓝色表示正常、但在红色表示不正确。

    这很奇怪、我将不得不检查 EVM、因为我从未看到过此类问题。

    我想硬件设置中有些内容、但如果您能为我提供完整的寄存器配置、我可以尝试在 EVM 中进行复制。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    正确、蓝色路径将生成这两个、但当编解码器是主器件时、不会为红色生成任何内容。

    当然、在打开阶段设置一些滤波器(从不同的编解码器转换)的过程中存在相当大的差异、这不是插件的标准配置。 这适用于发送器(麦克风输入)侧:


    AudioHAL_I2CReg configRegs16Bit_m[]=

       {TI3254_PAGE_0、TI3254_SW_RESET_REG、0x01}、                        //重置编解码器*
       {TI3254_PAGE_0、TI3254_AUDIO_IF_1_REG、0x00}、                      /* 16位、I2S、 WCLK、BCLK 被输入到器件中*
    };

    AudioHAL_I2CReg 时钟寄存器16k[]=

       {TI3254_PAGE_0、TI3254_CLK_MUX_REG、0x03}、                         // PLL 时钟为 CODE_CLKIN *
       {TI3254_PAGE_0、TI3254_CLK_PLL_P_R_REG、0x80 | 0x10 | 0x01}、       // PLL 已加电、P=1、R=1 *
       {TI3254_PAGE_0、TI3254_CLK_PLL_J_REG、0x008}、                      //* J=8 *
       {TI3254_PAGE_0、TI3254_CLK_PLL_D_MSB_REG、0x07}、                   //将 MSB 设置为 D 值 D=0x0780 *
       {TI3254_PAGE_0、TI3254_CLK_PLL_D_LSB_REG、0x80}、                   //将 LSB 设置为 D 值*/
       {TI3254_PAGE_0、TI3254_CLK_NDAC_REG、0x80 | 0x10}、                 //* NDAC 分压器通电、NDAC = 16 */
       {TI3254_PAGE_0、TI3254_CLK_MDAC_REG、0x80 | 0x03}、                 //* MDAC 分频器通电、MDAC = 3 */
       {TI3254_PAGE_0、TI3254_DAC_OSR_MSB_REG、0x00}、                     // DOSR = 128 */
       {TI3254_PAGE_0、TI3254_DAC_OSR_LSB_REG、0x80}、                     // DOSR = 128 */
       {TI3254_PAGE_0、TI3254_CLK_NADC_REG、0x80 | 0x10}、                 //* NADC 分频器加电、NADC = 16 */
       {TI3254_PAGE_0、TI3254_CLK_mAdc_REG、0x80 | 0x03}、                 /* mAdc 分频器通电、mAdc = 3 */
       {TI3254_PAGE_0、TI3254_ADC_OSR_REG、0x80}、                         /* AOSR = 128 ((与 PRB_R1至 PRB_R6配合使用、ADC 滤波器类型 A)*/
       {TI3254_PAGE_0、TI3254_BCLK_N_DIV、0x80 | 0x0C}、                   // BCLK 分频器加电、val = 12 */
       {TI3254_PAGE_0、TI3254_AUDIO_IF_3_REG、0x04}、                      //主 BCLK 和主 WCLK 缓冲器加电*/
       {TI3254_PAGE_0、0x34、0x10}、       /* MFP5上的 CLKOUT *
       {TI3254_PAGE_0、0x1A、0x80 | 0x64}、/* CLKOUT M 上电、分频器= 100 */
       {TI3254_PAGE_0、0x19、0x00}、       // CDIV_CLKIN 上的* MCLK
    };


    AudioHAL_I2CReg openScript[]=

       /*配置模拟 I/O */
       {TI3254_PAGE_1、TI3254_PWR_CTRL_REG、0x08}、                        //已禁用 AVdd 与 DVdd 的弱连接*/
       {TI3254_PAGE_1、TI3254_LDO_CTRL_REG、0x08 | 0x01}、                 //启用模拟块,从 LDO 加电 AVdd */
       {TI3254_PAGE_1、TI3254_ANALOG_IP_QCHRG_CTRL_REG、0x32}、            //模拟输入加电时间为6.4ms *
       {TI3254_PAGE_1、TI3254_REF_PWR_UP_CTRL_REG、0x01}                 、//当模拟块加电时,/*基准将在40ms 内加电*/

       /*配置 ADC */
       /*设置低通滤波器以传递高于1Hz 的所有内容(0.00045 * ADC_FS)*/
       {TI3254_PAGE_8、TI3254_ADC_Lowpass_COEF_N0_REG_base、0x7F}、        // ADC AGC 低通滤波器系数 MSB N0 = 8、288、607 *
       {TI3254_PAGE_8、(TI3254_ADC_Lowpass_COEF_N0_REG_BASE+1)、0xFF}、        // ADC AGC 低通滤波系数 N0 *
       {TI3254_PAGE_8、(TI3254_ADC_Lowpass_COEF_N0_REG_BASE+2)、0xFF}、        /* ADC AGC 低通滤波器系数 LSB N0 *
       {TI3254_PAGE_8、TI3254_ADC_Lowpass_COEF_N1_REG_base、0xFF}、        // ADC AGC 低通滤波器系数 MSB N1 =-20、992 *
       {TI3254_PAGE_8、(TI3254_ADC_Lowpass_COEF_N1_REG_BASE+1)、0xAE}、        // ADC AGC 低通滤波器 N1系数*
       {TI3254_PAGE_8、(TI3254_ADC_Lowpass_COEF_N1_REG_BASE+2)、0x00}、        //* ADC AGC 低通滤波器系数 LSB N1 *
       {TI3254_PAGE_8、TI3254_ADC_Lowpass_COEF_D1_REG_base、0x00}、        /* ADC AGC 低通滤波器系数 MSB D1 = 512 */
       {TI3254_PAGE_8、(TI3254_ADC_Lowpass_COEF_D1_REG_BASE+1)、0x02}、        //* ADC AGC 低通滤波器系数 D1 *
       {TI3254_PAGE_8、(TI3254_ADC_Lowpass_COEF_D1_REG_BASE+2)、0x00}、        //* ADC AGC 低通滤波器系数 LSB D1 *
       /* IIR 滤波器截止频率约为400Hz */
       {TI3254_PAGE_9、TI3254_ADC_RIGHT _IIR_COEF_NEF_N0_REG_base、0x3A}、 // ADC C36 MSB 右通道 IIR N0 = 3、863、296 *
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _IIR_COEF_NEF_N0_REG_BASE+1)、0xF3}、// ADC C36 *
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _IIR_COEF_NEF_N0_REG_BASE+2)、0x00}、//* ADC C36 LSB *
       {TI3254_PAGE_9、TI3254_ADC_RIGHT _IIR_COEF_NEF_N1_REG_BASE、0xF4}、 // ADC C37 MSB 右通道 IIR N1 =-736512 *
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _IIR_COEF_N1_REG_BASE+1)、0xC3}、 // ADC C37 *
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _IIR_COEF_N1_REG_BASE+2)、0x00}、 // ADC C37 LSB *
       {TI3254_PAGE_9、TI3254_ADC_RIGHT _IIR_COEF_D1_REG_BASE、0x50}、 // ADC C38 MSB 右通道 IIR D1 = 5、262、080 *
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _IIR_COEF_D1_REG_BASE+1)、0x4B}、 //* ADC C38 *
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _IIR_COEF_D1_REG_BASE+2)、0x00}、 // ADC C38 LSB *
       /* EQ 滤波器可消除475Hz、10Hz 带宽、-24dB */
       {TI3254_PAGE_9、TI3254_ADC_RIGHT _Biquad_A_COEF_N0_REG_base、0x7E}、 // ADC C39 MSB 右通道双二阶 A N0 = 8、300、800 *
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _Biquad_A_COEF_N0_REG_BASE+1)、0xA9}、 // ADC C39 *
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _Biquad_A_COEF_N0_REG_BASE+2)、0x00}、 // ADC C39 LSB *
       {TI3254_PAGE_9、TI3254_ADC_RIGHT _Biquad_A_COEF_N1_REG_base、0x81}、 // ADC C40 MSB 右通道 Biquad A N1 =-8、275、968 *
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _Biquad_A_COEF_N1_REG_BASE+1)、0xB8}、 // ADC C40 *
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _Biquad_A_COEF_N1_REG_BASE+2)、0x00}、 // ADC C40 LSB *
       {TI3254_PAGE_9、TI3254_ADC_RIGHT _Biquad_A_COEF_N2_REG_base、0x7E}、 // ADC C41 MSB 右通道 Biquad A N2 = 8、289、024 *
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _Biquad_A_COEF_N2_REG_BASE+1)、0x7B}、 // ADC C41 *
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _Biquad_A_COEF_N2_REG_BASE+2)、0x00}、 // ADC C41 LSB *
       {TI3254_PAGE_9、TI3254_ADC_RIGHT _Biquad_A_COEF_D1_REG_base、0x7E}、 // ADC C42 MSB 右通道双二阶 A D1 = 8、275、968 *
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _Biquad_A_COEF_D1_REG_BASE+1)、0x48}、 // ADC C42 *
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _Biquad_A_COEF_D1_REG_BASE+2)、0x00}、 // ADC C42 LSB *
       {TI3254_PAGE_9、TI3254_ADC_RIGHT _Biquad_A_COEF_D2_REG_base、0x82}、 // ADC C43 MSB 右通道双二阶 A D2 =-8、201、216 *
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _Biquad_A_COEF_D2_REG_BASE+1)、0xDC}、 // ADC C43 *
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _Biquad_A_COEF_D2_REG_BASE+2)、0x00}、 // ADC C43 LSB *
       {TI3254_PAGE_9、TI3254_ADC_RIGHT _Biquad_B_COEF_N0_REG_base、0x00}、 // ADC C44 MSB 右通道双二阶 A N0 = 0 */
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _Biquad_B_COEF_N0_REG_BASE+1)、0x00}、 // ADC C44 *
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _Biquad_B_COEF_N0_REG_BASE+2)、0x00}、 // ADC C44 LSB *
       {TI3254_PAGE_9、TI3254_ADC_RIGHT _Biquad_B_COEF_N1_REG_base、0x40}、 // ADC C45 MSB 右通道 Biquad A N1 = 4、194、304 *
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _Biquad_B_COEF_N1_REG_BASE+1)、0x00}、 // ADC C45 *
       {TI3254_PAGE_9、(TI3254_ADC_RIGHT _Biquad_B_COEF_N1_REG_BASE+2)、0x00}、 // ADC C45 LSB *
       /*启用过滤并设置麦克风偏置*/
       {TI3254_PAGE_8、TI3254_ADC_ADP_FILTER_CTRL_REG、0x04}、             为 ADC 启用了//自适应滤波
       {TI3254_PAGE_1、TI3254_common_mode_control_REG、0x40}、             //全芯片共模= 0.75V *
       {TI3254_PAGE_1、TI3254_MICBIAS_CTRL_REG、0x40 | 0x20 | 0x04}、      //启用麦克风偏置电源、2.075V、Source = LDOIN *
       {TI3254_PAGE_0、TI3254_ADC_SIG_P_BLK_CTRL_REG、0x02}、              // ADC 信号处理块 PRB_P2 *
       {TI3254_PAGE_1、TI3254_MICBIAS_CTRL_REG、0x40}、                    // MICBIAS 加电*/

       /* TI3254_LINE_IN */
       {TI3254_PAGE_1、TI3254_LEFT_MICPGA_P_CTRL_REG、0x40}、              // IN1L 路由到左侧具有10k 电阻的 MICPGA *
       {TI3254_PAGE_1、TI3254_LEFT_MICPGA_N_CTRL_REG、0x40}、              // CM 通过 CM1L 以10k 电阻路由到左侧 MICPGA *
       {TI3254_PAGE_1、TI3254_RIGHT MICPGA_P_CTRL_REG、0x40}、             // IN1R 路由到具有10k 电阻的右侧 MICPGA *
       {TI3254_PAGE_1、TI3254_FLOAT_IP_CTRL_REG、0xC0}、                   // IN1L 输入弱驱动至共模。 当不将 IN1L 路由到左右 MICPGA 和 HPL 时使用、HPR *

       /*启用 ADC */
       {TI3254_PAGE_1、TI3254_LEFT_MICPGA_VOL_CTRL_REG、0x80}、            /* 0.0dB */
       {TI3254_PAGE_1、TI3254_RIGHT MICPGA_VOL_CTRL_REG、0x0C}、           /* 6.0dB (20K 阻抗)产生0.0dB */

       {TI3254_PAGE_0、TI3254_LEFT_ADC_VOL_CTRL_REG、0x68}、               //*-12dB *
       {TI3254_PAGE_0、TI3254_RIGHT _ADC_VOL_CTRL_REG、0x68}、              /*-12dB *
       {TI3254_PAGE_0、TI3254_ADC_CHANGE_SETUP_REG、0x40}、               //右通道 ADC 加电、左通道 ADC 断电*/
       {TI3254_PAGE_0、TI3254_ADC_F精细_GAIN_ADJ_REG、0x80}                //正确 ADC 通道取消静音。 保持静音。 左侧和右侧 ADC 通道精细增益= 0dB */
    };


    AudioHAL_I2CReg startScript[]=

       {TI3254_PAGE_0、TI3254_LEFT_DAC_VOL_CTRL_REG、0x10}、
       {TI3254_PAGE_0、TI3254_RIGHT DAC_VOL_CTRL_REG、0x10}、
       {TI3254_PAGE_0、TI3254_LEFT_ADC_VOL_CTRL_REG、0x0C}、
       {TI3254_PAGE_0、TI3254_RIGHT _ADC_VOL_CTRL_REG、0x0C}
    };

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    哎呀、抱歉、刚刚注意到我抓取了错误的 configRegs 脚本、这是因为 MCU 是主器件。 这是正确的答案:


    AudioHAL_I2CReg configRegs16Bit[]=

       {TI3254_PAGE_0、TI3254_SW_RESET_REG、0x01}、                        //重置编解码器*
       {TI3254_PAGE_0、TI3254_AUDIO_IF_1_REG、0x0C}、                      /* 16位、I2S、 WCLK、BCLK 由器件输出*
    };

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    除了如图所示的滤波器系数之外、我使用了您的设置、并且我能够看到 WCLK 和 BCLK。

    e2e.ti.com/.../TI_5F00_EVM.txt

    e2e.ti.com/.../customer.txt

    我看到您的一些寄存器有多个条目、如下所示、您是否只能写入0x91? 我不知道执行是否正常、但可能需要最后一个条目并重置初始值。 只是一个想法。

    TI3254_PAGE_0、TI3254_CLK_PLL_P_R_REG、0x80 | 0x10 | 0x01}、  

    此致。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    我查看了您的脚本、并将我们的脚本更新为您所拥有的内容。 一个寄存器似乎有一个拼写错误、TI3254_LDO_CTRL_REG (第1页、寄存器2)您有0x81、其中我们的是0x08 | 0x01或0x09 (这些寄存器仅写入一次、结果为逐位 OR)。 我试用了您的版本、通过该版本、我可以看到 CLKOUT 以及 BCLK 和 WCLK 发出的 PLL_CLK。 由于这种变化、模拟块看起来是被禁用的、但我可以打开滤波、仍然可以看到所有时钟、所以可能这种情况很快就会启用?

    还没有看到数据出来、但至少在这个障碍上!

    谢谢!