[参考译文] TAS5630B：如何实现引脚对引脚短路保护？

如果在 PVDD 和无短路之前无法通过 PPSC 检查、则在设计过程中应始终看到/SD 有效。 但是、在这段时间内、我们得到一个稳定的/SD、但它并不总是置位(即、它的状态从一个上电到另一个上电是随机的)。 您如何解释这一点？

请准确解释您看到此行为的启动顺序？

另请分享您的原理图。

此致、

-Adam

感谢您的快速回复。

[引用 user="Adam Sidelsky"]请准确解释您看到此行为的启动顺序？

1. t = 0s 时：
   • /RESET 保持低电平。
   • 音频输入保持安静。
   • PVDD 关闭。 请注意、如果电路板快速上电(大电容未完全放电)、此时 PVDD 上可能存在残余电压。
   • VDD 和 GVDD 同时上升至12V
2. 提供 VDD 和 GVDD 后、/SD 和/CLIP 均为低电平或两者均为高电平。
3. t = 4s 时、PVDD 上升至30V
4. 然后、系统会等待、直至/SD 被取消置位(假设这发生在 T4)。
5. t = T4 + 1s 时、释放/RESET。
6. 然后、系统会等待直至确认就绪、以便逐步将音频输入的音量提高至其标称电平。

[报价用户="Adam Sidelsky"]另请分享您的原理图。

我将检查是否允许我提供它。 是否有方法将其作为私人消息发送？ 真的没有什么特别的东西。 它严格遵循数据表。 TAS 由 MCU 和 DSP 控制、并有一个 FET 用于打开或关闭 PVDD。

此致、
Benoît μ A

Benoit、

感谢您的解释。 您可以在 Sideladamsky(at)ti (dot) com 向我发送原理图，我将对其进行审阅。

在上面编号的步骤中、您提到的问题是：
"如果 PPSC 检查在 PVDD 和无短路之前无法通过、则在设计过程中应始终看到/SD 有效。 但是、在这段时间内、我们得到了一个稳定的/SD、但它并不总是有效(即它的状态从一个上电到另一个上电是随机的)："

此致、

-Adam

Adam、

谢谢。 我将在星期一看到原理图。

这个问题从一开始就存在、在第2步中。 根据您对 PPSC 检查所说的内容、我们应该始终看到/SD 从步骤2到步骤3有效、即从 VDD 和 GVDD 的上升(PPSC 检查开始)一直持续到 PVDD 上升(PPSC 检查结束)后很短的时间。 该电压最终可与 PVDD 一起通过)、假设没有短路。 这种不一致的行为是怪异的、可能会暗示某件事是错误的(可能 PVDD 不应在 VDD 和 GVDD 之后升高)、因此我们想确定应该在这里做什么、 此外、我们还希望确保 PPSC 检查在我们的设计中在发生短路时有效(我们最好不要对此进行测试、如果我们做了错误、则行为可能不一致)、但除了这些疑问、我们的设计工作正常。

此致、
Benoît μ A