[参考译文] SRC4382：SRC4392信号路径

您好、Holly、
SRC4382可配置为端口 A 的数字输入可路由到端口 B。音频串行端口通过控制寄存器0x03至0x06进行配置。

同样、我们也可以配置 DIR 的输出、使其路由到端口 B、如上图所示。

就 DIR 输出到端口 B 的路由而言、在主控模式下运行时、SRC4382允许串行端口从所选的 MCK 源(MCLK、RXCKI 或 RXCKO)获得 LRCK 和 BCK 输出。 为了使端口 B 能够改变采样频率、我建议使用 DIR 恢复时钟输出[RXCKO]作为端口 B 的主时钟

希望这澄清了您的问题。 谢谢。

此致、
Ravi

尊敬的 Ravi：

 关键问题是 PORTB 的采样频率应与输入 DIR/PORta 完全相同、SRC4382如何知道 PORTA/DIR 采样频率的变化并进行相应调整？

大家好、

此问题是否有更新？ 谢谢。

"此问题有任何更新吗？ 谢谢。"

支持人员(Ravi？) 这些器件的 AOL 已经消失。 我仍在等待 我的问题的答案。 已经是一个月了。

你(们)好、Holly。

就 SRC4382中的 DIR 块而言、它主要有两个功能- AES3解码和时钟恢复。 DIR 可配置为输出恢复的主时钟输出(RXCKO)。 RXCKO 时钟可被内部路由至其它功能块、在这些功能块中、它可被进一步分频以创建左/右字和位时钟。 因此、当 DIR 上的输入采样率发生变化时、如果音频串行端口 B 配置为使用 RXCKO 作为 主时钟源、DIR 作为数据源、端口 B 将知道变化、如下所示。

希望这澄清了频率变化。 请注意、如果采样率会动态变化、则可能会出现一些可闻伪影。。谢谢。

此致、

Ravi