请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV320ADC6120 下午好。 我尝试将此编解码器配置为总线主控、以48kHz 的频率输出 I2S 音频数据。 我有19.2MHz 的 GPI2输入、并且我有以下寄存器配置(按此顺序发送到器件)：
uint8_t SLEEP_CFG[2] = {0x2,0x1};//wakeup
uint8_t GPI_CFG0[2]={0x2B,0x2};//GPI2 configured as MCLK in
uint8_t MST_CFG0[2] = {0x13,0x84};//19.2MHz MCLK, sample rate multiple of 48KHz
uint8_t MST_CFG1[2] = {0x14,0x44};//48KHz sample rate, BCLK:FSYNC ratio=64
uint8_t ASI_CFG0[2]={0x7,0x70};//I2S protocol, 32b word
uint8_t BIAS_CFG[2]={0x3B,0x2};//full scale 0.5 VRMS
uint8_t CH1_CFG0[2]={0x3C,0x20};//ch1 line input, SE, DRE disabled, AC coupled
uint8_t IN_CH_EN[2]={0x73,0xc0};//ch 1&2 input enabled
uint8_t ASI_OUT_CH_EN[2]={0x74,0xc0};//ASI ch 1 output enabled
uint8_t PWR_CFG[2]={0x75,0xE0};//power up ADC and PLL
当我在示波器上测量 BCLK 和 FSYNC 输出时、分别得到944Khz 和14.7KHz。 因此、该器件使用在 MST_CFG1中编程的 BCLK：FSYNC 比、但不使用配置的采样率。 是否有人使用这个编解码器作为总线主控的经验？
此外、在我发送上述寄存器写入之后、我读取 STS1=0xC0和 STS1=0x0 (这表示没有通道上电。 但我向 IN_CH_EN 和 PWR_CFG 发送了适当的写入)。
非常感谢！
亚历山大
