请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV320AIC1106 您好！
TLV320AIC1106的数据表仅定义了 MCLK 频率的典型值、但允许的频率容差有多大？ 我从未见过根本没有频率误差的时钟。 我所看到的频率误差范围从几到大约100ppm。
我想"MCLK 抖动"参数(最大37%)不仅包括通常称为"时钟抖动"的本身、还包括频率容差的概念、但我猜是正确的吗？
改自旧的 E2E 主题"如何将 MCU 与 PCM 编解码器连接：TLV320AIC1106？" TLV320AIC1106的 MCLK 抖动是 MCLK 周期的百分比。 µs MCLK 频率为2.048MHz、37%都约为0.181 μ s、这对于世界上通常称为"抖动"的情况来说太大了–随机抖动加确定性抖动。 µs、我怀疑0.181 μ s 包括时钟频率容差(1/(2、048 MHz)±0.181 µs→2、048 MHz+59%/-27%)。
请确认并提供反馈。
此致、
横田真一
