[参考译文] PCM3168A：PCM3168 TDM8从模式96K 输出噪声

您好、Liu、

感谢您与我们联系。 请允许我花点时间查看这些设置。 同时、我有两个问题。

1. 请确认。 MCLK = BCLK 吗？  
2. 寄存器41设置为什么？

 Andrew、您好！   

感谢您的回复、  1) MCLK=BCLK=12.288M；  2) reg=41、val=6、   谢谢！  

 Andrew、您好！   

感谢您的答复。  

1)寄存器 addr=45, val=0 无标志,  回复 :这是因为没有信号从 ADC 发出,所以没有信号发送到 DAC ,表示检测到0

2) 当前配置

MCLK=bclk=24.5M、addr=40、val= c2.addr =50、val=2都设置为双速率模式。现在的问题是时钟工作正常、也就是说、ADC 没有数据输出、而且 ADC 始终为低电平 、请参阅波形和日志信息

.PCM3168初始化...
.write：
.addr=40、val=C2
.addr=41、val=6
.addr=42、val=0
.addr=43、val=0
.addr=44、val=0
.addr=45、val=0
.addr=46、val=0
.addr=47、val=ff
.addr=48、val=ff
.addr=49、val=ff
.addr=4a、val=ff
.addr=4b、val=ff
.addr=4c、val=ff
.addr=4d、val=ff
.addr=4e、val=ff
.addr=4F、val=ff
.addr=50、val=2
.addr=51、val=6
.addr=52、val=0
.addr=53、val=0
.addr=54、val=0
.addr=55、val=0
.addr=56、val=0
.addr=57、val=0
.addr=58、val=D7
.addr=59、val=D7
.addr=5a、val=D7
.addr=5b、val=D7
.addr=5c、val=D7
.addr=5d、val=D7
Addr=5e、val=D7

--readback--:
.addr=c0、val=c2
.addr=c1、val=6
.addr=c2、val=0
.addr=c3、val=0
.addr=c4、val=0
.addr=C5、val=ff
.addr=c6、val=0
.addr=C7、val=ff
.addr=C8、val=ff
.addr=C9、val=ff
.addr=ca、val=ff
.addr=cb、val=ff
.addr=cc、val=ff
.addr=cd、val=ff
.addr=ce、val=ff
.addr=cf、val=ff
.addr=d0、val=2
.addr=d1、val=6
.addr=D2、val=0
.addr=D3、val=0
.addr=D4、val=0
.addr=D5、val=0
.addr=d6、val=0
.addr=D7、val=0
.addr=D8、val=D7
.addr=D9、val=D7
.addr=da、val=d7
Addr=db、val=D7
addr=dc、val=d7
.addr=dd、val=d7
.addr=de、val=D7
。
--PCM3168初始化正常--!
。
.time2=344

。

………… 476.
.uart_data_process。。

NVRAM 中的.data
请按"输入"进入控制台，然后键入"帮助"以获得帮助
[DSP] Init_DSP_Para OK

[DSP]时间=331

.[dsp] in：0.000000、0.000000、0.000000、0.000000
.[DSP]输出：0.000000、0.000000、0.000000、0.000000

您好、Liu、

如果主器件未向 PCM3168提供有效的 BCLK、则器件将没有有效的 I2S 输出。 BCLK 需要是0V - DVDD 之间的方波、占空比约为50%。

可以提高时钟输入的质量吗？ 此外、您的示波器带宽是多少？

此致！
Andrew

您好， Andrew  它 是 100MHz  带宽 ，您的意思是 BCLK 时钟不像方波？   让我重新测试 BCLK， 寄存器配置是否有问题 ？

谢谢你。 我试图 确定 BCLK 是方波

您好、Liu、

这是否解决了您的问题？ 如果有、请告知我、以便我可以解决此帖子。 如果这无法解决您的问题、请向我提供更多详细信息、以便更好地帮助您解决问题。  

此致！
Andrew

大家好

时钟由 DSP 生成、BCLK 波形尚未变成方波、但我使用 AD1939可以工作、 这是 PCM3168兼容性问题？

您好、Liu、

PCM3168没有兼容性问题。 要了解应用中发生的情况、我们首先需要确保 BCLK 有效。

目前、为器件提供的 BCLK 不是有效的波形、因为它不会变为低电平(到0V)。 没有 BCLK 时数据将不会输出。 请为 PCM3168提供一个 BCLK、该 BCLK 实际上提供逻辑高电平和逻辑低电平、然后我们可以继续调试过程。

此致！
Andrew

  您能 帮助查看 sch 吗? 谢谢！

您好、Liu、  

我认为原理图没有直接问题。 应用有效的位时钟是否有任何结果？

此致！
Andrw

您好、Andrew   

时钟由 DSP 生成，我  无法  更改。 为什么 48K TDM8可以？

您好、Liu、

如果必须进行猜测、则 DSP 能够在以48K 的速度运行时提供有效的 BCLK。 为了确认这一点、请以48K 采样率捕获时钟的波形(如上面的波形)。  

此致！
Andrew

您好、Andrew

  我 知道您的意思是、  DAC 在高速模式下工作、只需要一个数据、但 ADC 没有高速模式、因此96K 需要 DIN 1/2、但我的 DSP 没有两个数据引脚。 您 有什么方法可以使 ADC 在高速模式下工作吗？  只需要一条 数据 线 ？

感谢 Andrew、  

DSP 不支持两条数据线 D0\D1的输入。 非常感谢您的支持。