请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SRC4392 我们正在设计一个使用4 x SRC4392的电路板、这些电路板全部被用作 DIR 和 DIT。 我们希望确保所有4个器件的 DIT 输出同步(源数据将具有相同的 MCLK、BCLK、LRCLK)。
从数据表来看、这样做的方式是设置第一个 SRC4392器件到 BLS 引脚上的输出、然后连接到其他3个 SRC4392器件、同时 BLS 也被设定为输入。
是这样吗？ 如果可以、我是否也正确、此操作不需要同步输出引脚？ (在这种情况下、我不确定为什么会出现这种情况)
