This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM1861:中断 I2S 时钟会导致音频输入线路出现干扰

Guru**** 2387830 points
Other Parts Discussed in Thread: PCM1861
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1267869/pcm1861-interrupting-i2s-clock-causes-glitch-on-audio-input-line

器件型号:PCM1861

作为 I2S 从设备运行的 PCM1861遇到问题。 在我们产品的某个工作模式下、我们的主微控制器(I2S 主器件) 将重复短暂地停止 I2S 时钟。 发生这种情况时、我观察到输入信号线路短暂地低于接地值(约1ms)。 如果其它器件连接到同一条输入线路、则会听到不可取的爆裂噪音。  

在下面的屏幕截图中、上面的迹线是音频输入信号线(直接在 PCM1861输入上)、下面的迹线是来自微控制器的 I2S LRCK。 可以看到、输入开始线性下降、然后在 I2S 时钟暂停后立即以对数方式上升。 BCK 时钟也同时停止。

所有配置引脚均被拉至零(直接接地)。 请参阅下面的原理图:

我们使用2个声道作为单端音频源。 它们的连接方式与数据表中完全相同、具有附加的抗混叠滤波器、并且增加了一个100k 电阻接地、我认为这可能是多余的:

作为参考、这是 PCM186x 数据表的输入原理图:

如果没有任何设备连接到音频输入、也会观察到下降。 因此、电流骤降/干扰必须由 PCM1861引起。

什么导致输入下降? 我们是否可以对此采取某些措施? 我们无法完全控制 I2S 时钟信号、因此无法确保其同时保持运行。

提前感谢您的帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我尝试解释。 我现在不能肯定它是正确的。

    时钟停止后、器件会收到时钟错误并进入待机模式。 为了在待机模式下省电、应断开输入引脚的内部偏置。

    就在时钟移除之前、10u 耦合电容器充电至由 IC 的内部偏置源提供的电压。 时钟移除时、芯片的内部偏置会断开。 电容器开始放电、这被视为输入引脚直流电压的下降。

    时钟返回内部偏置时将返回、并将耦合电容器重新充电回偏置值(可能是 V/2)。

     当您说其他输入受到干扰时、具体意味着什么? 是否有其他 电路连接到 C72的输入侧?

    ------------------

    您可以在此处尝试一些方法来防止输入干扰:

    1.可在输入引脚上尝试上拉至3.3V/2。  即使时钟消失、这也会尝试保持输入引脚上的电压稳定。

    2.此 ADC 的10u 输入可通过 单位增益运算放大器缓冲器的输出进行馈送,其它电路可连接到缓冲器的输入端。 这将确保他们不会因为关闭时钟而看到任何负载。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的答复。

    实际上 C72的输入侧还连接了另一个电路。 具体思路是采用被动直通、在我们的器件断电时也能正常工作。

    在阅读了你们的答复之后,我也怀疑这种说法会是这样的。 在我的第一篇文章中、我称之为"可能冗余"的100k 电阻旨在始终将信号拉至中性电平、但当时我们使用的是差分信号。 或许将100k 电阻器连接到 VREF 而不是 GND 能够解决问题。 我将尝试此操作并报告。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、请尝试一下。

    也 可尝试从输入引脚到1.65V 直流电源的22k 上拉。 这将是有趣的,看看它做什么,当时钟停止.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的答复。

    实际上 C72的输入侧还连接了另一个电路。 具体思路是采用被动直通、在我们的器件断电时也能正常工作。

    在阅读了你们的答复之后,我也怀疑这种说法会是这样的。 在我的第一篇文章中、我称之为"可能冗余"的100k 电阻旨在始终将信号拉至中性电平、但当时我们使用的是差分信号。 或许将100k 电阻器连接到 VREF 而不是 GND 能够解决问题。 我将尝试此操作并报告。

    编辑:

    我已经移除了一个 PCB 上接地的100k 电阻器、这已解决了问题。 I2S 时钟的中断大约为1秒、这足够短、使 ADC 输入引脚上的电压几乎相同、因此出栈消失。

    感谢您的回复!