[参考译文] TAS5720A-Q1EVM：I2S 时钟及其频率

admin

Guru**** 2465470 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：TAS5720A-Q1EVM

您好！

下面我有一些问题：

1) 1)为何使用 MCLK 以及 I2S 传输或 I2C 通信是否需要 MCLK？

2)为什么 MCLK 频率需要与 I2S 外设时钟频率同步？

请分享一些参考资料、以便我们更好地理解。

3) 3)时钟频率中允许的偏差是多少？

我们有以下频率需求和实现的频率。

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，Mohit

MCLK 是此器件的主时钟、所有数字电路都依赖此时钟工作、包括 I2S 电路。电路将在内部跟随 MCLK 以读取 I2S 信号、不满足频率要求可能会导致信号不正确。

时钟频率通常可接受±10%的变化。

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢您的回复。

我有另一个疑问。

当我通过 I2C 读取寄存器时、错误状态寄存器会给出时钟错误(0x8)作为响应。那么、即使我的所有时钟都具有与上述相同的频率并且都是 Fs 的倍数、可能会导致这种情况的原因是什么。

根据数据表、它是非锁存误差、那么我如何恢复到有效状态？

BR、Mohit

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Unknown 说：
2)为什么 MCLK 频率需要与 I2S 外设时钟频率同步？

您能为此提供解决方案吗？我能否获得有关频率及其特性的详细参考？

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Mohit、

该器件使用4线 I2S、因此需要 MCLK。您使用什么来驱动当前的 I2S 源？您的时钟偏离预期值的原因是否存在。此外、如果将 LRCLK 更改为44.1或48等更标准的值、观察到的行为是否相同？

下面是时钟错误检测的机制。

1.不支持的 MCLK 与 LRCK 和/或 SCLK 与 LRCK 之比(1fs 用于检测错误、40fs 用于清除错误)

2.不支持的 MCLK 或 LRCK 速率(~1us 用于检测错误、~1ms 用于清除错误)

3. MCLK、SCLK 或 LRCK 已停止 (~1us 用于检测错误、~1ms 用于清除错误)

此致、
路易斯

音频（参考译文帖）(Read Only)