请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV320DAC3100 您好！
我目前正在重新打开一个使用 TLV320DAC3100的旧设计。 阅读此论坛、我发现其他用户对每个独立电源轨的电流消耗存在类似的问题。 此外、在查阅参考文档 slaa468b 时、这些数字似乎是针对"特定"情况的、不能被其他用户确认、并且它们可能是错误的：(https://e2e.ti.com/support/audio-group/audio/f/audio-forum/863953/tlv320dac3100-higher-current-consumption-values-on-tlv320dac3100---with-without-audio-input)
我需要这些数字来正确确定将在新设计上实施的电源管理解决方案的大小。
您能帮助我缩小每个电源的电流消耗值吗？ 遗憾的是、我没有用于隔离当前装置上不同电源的挂钩、也无法使用评估套件、因此我很难提供任何测量值。 我们仅使用 HP 输出(SPK 输出上未连接任何内容)。 以下是我为寄存器配置提取的不同值：
| 第页 | 寄存器 | 值 | 说明 |
| 0x04 | 0x03 | PLL clk = MCLK (外部引脚) | |
| 0x05 | 0x91 | PLL 上电、分频器 P = 1、乘法器 R = 1 | |
| 0x06 | 0x07 | PLL J 值为7 | |
| 0x07 | 0x02 (MSB)& 0x30 (LSB) | PLL D_value = 0.056 | |
| 0x0B | 0x83 | NDAC 分频器= 3 | |
| 0x0C | 0x85 | MDAC 分频器= 5 | |
| 0x0D | 0x00 (MSB)和0x80 (LSB) | DAC_DOSR_VAL = 128 | |
| 0x19 | 0x04 | CDIV_CLKIN = DAC_CLK | |
| 0x1A | 0x81 | CLKOUT M 分频器上电、值= 1 | |
| 0x1b | 0x0C | 接口= I2S、字长= 16位、BCLK 和 WCLK 是输出 | |
| 0x1C | 0x00 | 0 BCLK 偏移 | |
| 0x1D | 0x01 | BDIV_CLKIN=DAC_MOD_CLK、BCLK 和 WCLK 在编解码器断电时被禁用、BCLK 未反转 | |
| 0x1E | 0x82 | BCLK_N 分频器上电、且值= 2 | |
| 0x33 | 0x14 | GPIO1输出= INT1输出 | |
| 0x3C | 0x0A | 处理块= 10 | |
| 8 | 0x01 | 0x00 | |
| 3 | 0x10 | 0x8C | 分机 MCLK 用于编程。 延迟计时器、针对1MHz 延迟计时器= 12的 MCLK 分频器 |
| 0 | 0x74 | 0x00 | 写入默认值为寄存器 |
| 0x44 | 0x7f | DRC 左右使能阈值-24dB 且 DRC 迟滞=3dB | |
| 0x45 | 0x00 | DRC 保持禁用(默认寄存器值)。 | |
| 0x46 | 0xB6 | 起音和衰减值 | |
| 0x41 | 0x00 | 音量控制 = 0dB | |
| 0x42 | 0x00 | 音量控制 = 0dB | |
| 1 | 0x1F | 0x14 | 输出共模= 1.65V。 |
| 0x2C | 0x00 | 去抖时间= 0、DAC 性能的默认模式、HPL 和 HPR 输出驱动器编程为 HP 驱动器。 | |
| 0x21 | 0x36 | 驱动器上电时间= 153ms、斜升步进时间= 3.9ms | |
| 0x28 | 0x06 | HPL 驱动器 PGA 设置为3dB、并且 HPL 驱动器不静音。 | |
| 0x29 | 0x06 | HPR 驱动器 PGA 设置为3dB、HPL 驱动器不静音。 | |
| 0x1F | 0xD4 | 在进行短路检测时限制负载的电流、共模电压仍为1.65V、并且 HPL 和 HPR 已上电。 | |
| 0x24 | 0x80 | 路由到 HPL 输出驱动器的左通道模拟音量控制、值为0dB | |
| 0x25 | 0x80 | 路由到 HPR 输出驱动器的右通道模拟音量控制、值为0dB | |
| 0 | 0x3F | 0xE9 | 左通道上电、数据路径在右侧数据中为左通道、右通道上电、数据路径在左侧数据中为右通道。 硬件实施中存在错误。 |
| 0x40 | 0x00 | 撤消 DAC 通道的静音、两个通道都具有独立的音量控制。 |
谢谢。
马克-亚历山大
