This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320ADC3100:TLV320ADC3100

Guru**** 1079480 points
Other Parts Discussed in Thread: TLV320ADC3100, TLV320ADC3120
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1301482/tlv320adc3100-tlv320adc3100

器件型号:TLV320ADC3100
主题中讨论的其他器件: TLV320ADC3120

您好!  

我们正在将   TLV320ADC3100音频编解码器 用于我们的项目。 我们首先写入寄存器、然后通过读取寄存器对其进行验证。 不过、我们 在读取该寄存器后获得的值与我们在该寄存器中写入的值不同。 对于 I2C 外设、我们有没有需要注意的东西?  

我们已将音频编解码器配置为主模式、并且所需的输出为:

BCLK:2.8224Mhz

WCLK:44.1kHz

样本大小:32位

我们给出的 MCLK 为12.288Mhz。

此外、下面是配置的寄存器的值。

 

ADC310X_PAGE_SELECT - 0x00 //页-选择0

ADC310X_RESET - 0x01 //软复位

ADC310X_CLK_GEN_MUX - 0x00 //时钟生成

ADC310X_PLL_PR_VAL - 0x91 // PLL_CLK - 90.3168  

ADC310X_PLL_J_VAL - 0x07 // J - 7

ADC310X_PLL_D_VAL_MSB - 0x0D //  

ADC310X_PLL_D_VAL_LSB - 0xAC //对于 D,MSB 和 LSB 的组合是3500

ADC310X_NADC_CLK - 0x88 // NADC - 8  

ADC310X_mAdc_CLK - 0x82 // mAdc - 2、根据我们的计算

ADC310X_AOSR - 0x80 //过采样- 128

ADC310X_ADC_IADC - 0x20 // IADC - 32

ADC310X_ADC_INTF_CTRL_1 - 0x3C //适用于具有32位样本大小的 ADC 接口的 I2S、BCLK 和 WCLK 都作为输出  

ADC310X_ADC_INTF_CTRL_2 - 0x06 // BDIV_CLKIN = ADC_CLK、即使编解码器断电、也都处于活动状态

ADC310X_BLCK_N_DIV - 0x82 //值为2、如我们的计算结果所示。

ADC310X_ADC_PROC_BLK- 0x01 // ADC 信号处理块 PRB_R1

ADC310X_PAGE_SELECT - 0x01 // 页-选择1

ADC310X_PGA_ANALOG_L - 0x00 // 左 PGA 增益= 0dB 并静音

ADC310X_PGA_ANALOG_R - 0x00 // 右侧 PGA 增益= 0dB 并静音

ADC310X_INPUT_SEL_PGA_L_1 - 0xFC // 左侧 PGA 的左侧 ADC 输入选择= IN1L (P)为单端

ADC310X_INPUT_SEL_PGA_R_1 - 0xFC // 右侧 PGA 的右侧 ADC 输入选择= IN1R (M)为单端

ADC310X_PAGE_SELECT - 0x00 页- 2 选择。

ADC310X_ADC_DIGITAL - 0xC2 // 为左侧 ADC 和右侧 ADC 上电

ADC310X_ADC_VOL_CTRL - 0x00 //解除数字音量控制静音并设置增益= 0dB

请提供一些建议。

谢谢、此致  

莱克希塔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我很快回复

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您是否无法正确读取任何寄存器?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Helllo Sanjay,  

    注册问题得到解决。 感谢您的帮助。  

    但目前我们要将编解码器配置为主模式。 但所需的时钟不会由编解码器生成。

    以下是寄存器配置:

    所需:WCLK - 44.1kHz、BCLK - 2.8224Mhz

    来自外部源的给定时钟:MCLK-12MHz

    ADC310X_PAGE_SELECT - 0x00  //页-选择0
    ADC310X_RESET - 0x01  //软复位
    ADC310X_CLK_GEN_MUX - 0x00 //时钟生成
    ADC310X_PLL_PR_VAL - 0x91  // PLL_CLK - 90.3168  
    ADC310X_PLL_J_VAL - 0x07  // J - 7
    ADC310X_PLL_D_VAL_MSB - 0x14  
    ADC310X_PLL_D_VAL_LSB - 0x90  //对于 D,MSB 和 LSB 的组合是5264
    ADC310X_PLL_PR_VAL - 0x91 //也根据数据表
    ADC310X_NADC_CLK - 0x88 //  NADC - 8  
    ADC310X_mAdc_CLK - 0x82  // mAdc - 2、根据我们的计算
    ADC310X_AOSR - 0x80 过采样- 128
    ADC310X_ADC_IADC - 0x20  // IADC - 32
    ADC310X_ADC_INTF_CTRL_1 - 0x3c  //对于具有32位样本大小的 ADC 接口,I2S 均为 BCLK 和 WCLK 作为输出  
    ADC310X_ADC_INTF_CTRL_2 - 0x03 // BDIV_CLKIN = ADC_MOD_CLK (在片上生成)
    ADC310X_BLCK_N_DIV - 0x82  //值为2、如我们的计算结果所示
    ADC310X_ADC_PROC_BLK - 0x01  // ADC 信号处理块 PRB_R1
    ADC310X_PAGE_SELECT - 0x01/  页-已选择1个
    ADC310X_MIC_BIAS_CTRL - 0x60 // 3V3的麦克风偏置
    ADC310X_PGA_ANALOG_L - 0x00 // 左 PGA 增益= 0dB 并静音
    ADC310X_PGA_ANALOG_R - 0x00 // 右侧 PGA 增益= 0dB 并静音
    ADC310X_INPUT_SEL_PGA_L_1 - 0xFC  // 左侧 PGA 的左侧 ADC 输入选择= IN1L (P)为单端
    ADC310X_INPUT_SEL_PGA_R_1 - 0xFC  // 右侧 PGA 的右侧 ADC 输入选择= IN1R (M)为单端
    ADC310X_PAGE_SELECT - 0x00 // 页- 2 已选择。
    ADC310X_ADC_DIGITAL - 0xC2  // 为左侧 ADC 和右侧 ADC 上电
    ADC310X_ADC_VOL_CTRL - 0x00 // 解除数字音量控制静音并设置增益= 0dB

    我们使用了 TI 提供的 Excel 工作表进行计算。

    我们采用了图中突出显示的案例。

    请提供相关的一些解决方案。

    谢谢

    莱克希塔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在研究 PLL 设置之前、我想问您是否使用了 TLV320ADC3120芯片? 这是一款更新得多的设备,由 Pure Path 控制台3软件支持,非常容易设置

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Sanjay:

    感谢您的推荐。 但是、已经生产出具有 TLV320adc3100音频编解码器的定制电路板。 我们将继续使用它。
    由我已经讨论过的寄存器设置生成的时钟:
    WCLK-5.28kHz 和 BCLK-338kHz

    谢谢

    莱克希塔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Sanjay、

    感谢您的推荐。 我们已检查 TLV320ADC3120 、但由于我们现有设计中的引脚兼容性问题、我们目前无法在设计中使用相同的功能。 我们能否打电话讨论一些与我们所面临的问题相关的问题   TLV320ADC3100IRGET ? 我们也可以举行联合调试会话。

    请根据您的空闲情况告知我们打电话的最佳时间。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我会看一下您的设置、并很快回复。 然后、我们可以查看是否有呼叫。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Sanjay。 您是否已查看设置? 我们能简短地打电话吗? 这一技术问题使项目时间大大延长。 等待您的回复。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../0250.Audio-Codec.pdf

    供您参考的原理图 pdf。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    原理图似乎正常。

    I2C 上的以下设置应适用于实现所需的输出

    对于 MCLK = 12 MHz、FS = 44.1kHz、NADC = 8、MADC = 2和 AOSR = 128:选择 P = 1、R = 1、K = 7.5264、这样会得出 J = 7、D = 5264

    是否可以重新检查 D=5264的 I2C 值 ? 它们不是0x29和0x10吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Sanjay:

    感谢您的宝贵答复。 通过禁用内部 PLL、我们能够获得所需的时钟。 我们无法从 MIC 获取数据。 我们当前使用的是单端 MIC、而且只能获得白噪声。

    我们参考了数据表中提到的相同示例。 以下是供您参考的配置。

    ADC310X_PAGE_SELECT - 0x00 //页-选择0
    ADC310X_RESET - 0x01 //软复位
    ADC310X_CLK_GEN_MUX - 0x00 //时钟生成
    ADC310X_PLL_PR_VAL - 0x11// PLL 禁用
    ADC310X_PLL_J_VAL - 0x04 // J - 4
    ADC310X_PLL_D_VAL_MSB - 0x00  
    ADC310X_PLL_D_VAL_LSB - 0x00
    ADC310X_NADC_CLK - 0x86 // NADC - 6  
    ADC310X_mAdc_CLK - 0x82 // mAdc - 2  
    ADC310X_AOSR - 0x80 //过采样- 128
    ADC310X_ADC_INTF_CTRL_1 - 0x30 //对于具有32位样本大小的 ADC 接口、I2S 均为 BCLK 和 WCLK 作为输入  

    ADC310X_ADC_PROC_BLK - 0x01 // ADC 信号处理块 PRB_R1
    ADC310X_PAGE_SELECT - 0x01/  页-已选择1个
    ADC310X_PGA_ANALOG_L - 0x00 // 左 PGA 增益= 0dB 并静音
    ADC310X_PGA_ANALOG_R - 0x00 // 右侧 PGA 增益= 0dB 并静音
    ADC310X_INPUT_SEL_PGA_L_1 - 0xA0 // 左侧 PGA 的左侧 ADC 输入选择= IN1L (P)为单端

    ADC310X_INPUT_SEL_PGA_L_2 - 0x28 //对差分禁用所有左右 PGA  
    ADC310X_INPUT_SEL_PGA_R_1 - 0xA8

    ADC310X_INPUT_SEL_PGA_R_2 - 0x28
    ADC310X_PAGE_SELECT - 0x00 // 页- 2 已选择。
    ADC310X_ADC_DIGITAL - 0x82 // 为左侧 ADC 和右侧 ADC 上电
    ADC310X_ADC_VOL_CTRL - 0x08 // 解除数字音量控制静音并设置增益= 0dB

    附件是白噪声音频文件。 请告诉我们您对此有何想法、以及我们是否缺少要执行的内容。


    e2e.ti.com/.../capture_5F00_new_5F00_s.wav

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    使用的是哪种麦克风? 这是驻极体 condenseer 麦克风吗? 您是否已打开 MicBias 电压为麦克风供电?

    您能否将示波器探头放在麦克风端子上并将示波器放在直流耦合上。 然后通过移动电话从您的电子管发出1k 音调、使手机非常靠近麦克风。 示波器应显示直流偏置电流上的

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们使用的是 MEMS 麦克风。 器件型号为  AMM-4038-B

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您是否按照建议在麦克风端子上看到示波器的波形?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Sanjay。  

    我们已尝试做同样的事情、并得到 MIC 输出上建议的信号、但在与音频编解码器连接相同之后、它会变得嘈杂、因此在连接麦克风输出(差动或单端)后、我们无法看到任何此类精确的信号 集成到音频编解码器。

    我们还注意到了一点、当从外部时钟发生器提供 MCLK 时、音频编解码器的 MIC 输入线路会拾取噪声、因此我们没有符合预期的数据。 这两个参考图像都详细说明了我们如何在提供外部 MCLK 的情况下在音频编解码器上得到噪声线路。

    IN2L (P)和 IN3L (M)引脚上会出现噪声、甚至无需将这些引脚连接到 MIC 输出。

    请告诉我们您对此有何想法。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    一些问题:

    芯片的 IOVDD 是否为1.8V? 我看到原理图上安装的线圈、这就是我请求的原因。 如果这是1.8V、那么您需要将1.8V 电平 MCLK 驱动到 clk 引脚。 您可以通过一个47欧姆的电阻器来实现。

    您看到的噪声可能是快速时钟连接到芯片时发生的接地反弹导致的。 MCLK 信号来自哪里?

    您还能告诉我 ADC 输入引脚上的直流电平吗?

    您是否有模拟音频信号发生器? 是否有可能获得一个1V/1kHz 正弦波输入? 这可以直接连接到 ADC 而不是麦克风、以查看是否获得数字数据

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Sanjay:

    芯片的 IOVDD 是否为1.8V? 我看到原理图上安装的线圈、这就是我请求的原因。 如果这是1.8V、那么您需要将1.8V 电平 MCLK 驱动到 clk 引脚。 您可以通过一个47欧姆的电阻器来实现。 -  是的、它在1.8VDC 电压下工作。

    您看到的噪声可能是快速时钟连接到芯片时发生的接地反弹导致的。 MCLK 信号来自哪里? -  我们将从信号发生器以及 ESP 模块生成 MCLK。 我们会在两种情况下获得噪声。

    您还能告诉我 ADC 输入引脚上的直流电平吗? -  与 MIC 输出未连接时其1.2VDC。

    您是否有模拟音频信号发生器? 是否有可能获得一个1V/1kHz 正弦波输入? 这可以直接连接到 ADC 而不是麦克风、以查看您是否获得数字数据:  是的、我们可以做到这一点、并让您知道结果。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您应该通过一个47欧姆的串联电阻将 MCLK 连接到信号发生器输出。 请将信号电缆的接地连接到靠近芯片接地的位置。

    然后通过1U 耦合电容器将0.7V RMS /1K 信号连接到输入引脚。

    在未连接任何信号的情况下、输入引脚上的直流电压应为1.35V。

    1.2V 似乎很低