This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPA3255:TPA3255在 FAULT 引脚中始终具有低逻辑电平

Guru**** 2386600 points
Other Parts Discussed in Thread: TPA3255
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1309248/tpa3255-tpa3255-always-has-a-low-logic-in-fault-pin

器件型号:TPA3255


尊敬的团队:
IC TPA3255 在故障状态下始终具有低逻辑电平、
它在 SE 模式下工作、PVDD =36V、GVDD =12V
为 OUT_A 和 OUT_B 连接负载4R、工作功率仅为10W、音量为100%、然后故障引脚始终= 0
检查后、我注意到 AVDD 引脚= 0V 并非通常为7.7V。 因此、此 SE 模式无法在4R 负载下工作?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Pham

      对于 SE 模式、我们需要在每个 OUT 布线上放置470uF 电容器以阻断直流电压、如数据表所示。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     Shadow、您好!
    请查看我的 sch、
    我知道每个引脚的电压 A/B/C/D 都= Vcc/2、但我将负载连接到 OUTA 和 B、在本例中、负载两端的电压~0V

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Pham

    但我将负载连接到 OUTA 和 B,在这种情况下,负载上的电压~0V

    使用此方法、就是 BTL 方法。 在您的原理图中、引脚 M1/M2配置似乎不正确。 我们需要拉低两个引脚、如数据表表表表1所示。