[参考译文] TLV320ADC6140：TLV320ADC6140模拟 BW

我会尽快回复

很抱歉响应出现延迟。 您是否 想了解当输入信号超过80kHz 时数字数据的振幅如何滚降？

我想知道模拟是如何滚降的。

您想知道 ADC 输入引脚上的信号是如何滚降的？  

我之所以提出这个问题、是因为如果源具有低阻抗、那么输入引脚上的波形在频率远高于80kHz 时应该看起来很好。

我指的是芯片内部的模拟滚降。 数据表中提到的80kHz BW 位于 芯片内部。

 提到的80kHz 带宽与 ADC 的数字部分数字化高达80kHz 的信号的能力有关、前提是采样率比该频率高两倍。

从模拟的角度来看、ADC 芯片有一个 PGA、即使 PGA 设置为最高增益42dB、它也能传递80kHz 的信号。   

我能知道您对模拟带宽有何顾虑吗？

我不是很确定你在第一句的意思。 数字滤波器和数字 BW 在数据表中有详细介绍。 我对数字 BW 没有疑问。 数字 BW 可以设置为高于80kHz。

另一方面、模拟 BW 限制为80kHz。 数据表中说明："该器件支持高达80kHz 的输入信号带宽、从而可以使用176.4kHz (或更高)的采样率记录高频非音频信号。" (第30页)。 但是、数据表未描述模拟 BW 滚降的类型。

如果我不理解您的问题、我深表歉意。  

数据表规定该器件支持高达80kHz 的输入信号带宽。 并未说 器件的模拟部分的带宽为80kHz。  

这意味着一个 带宽为80kHz 的输入信号可以被芯片数字化。 如果信号高于80kHz、则无法产生正确的数据。  

在80kHz 下、带宽为80kHz 的输入信号在低频时应已处于70%电平