• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 519 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SRC4184：SRC4184IPAGT 和 CDCE913PW

admin
Guru**** 2455560 points
Other Parts Discussed in Thread: SRC4184

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1319187/src4184-src4184ipagt-and-cdce913pw

器件型号：SRC4184

大家好、我们的团队：

 

我对 SRC4184IPAGT 和 CDCE913PW 有疑问

 

・SRC4184IPAGT
第1季度
是否存在任何与 RCKI 相关的交流工作条件？
例如、设置、保持以及与 BCKI/O、LRCKI/O、TDMiand 等同步。
第2季度
根据数据表中的图17、我可以看到 RCKI 信号输入到每个器件(SRC4184)、该器件在从模式下由1个时钟发生器控制、从而将线路偏离到3条线路。
我是否应该从1个时钟发生器偏离时钟信号？ 我的意思是、我应该对 sysnc 中的每个器件都使用 RCKI 吗？
例如、如果将 CDCE913PW 用于时钟发生器、则由相同 Pdiv1制成的 CDCE913PW 输出 CLK 并连接如"Y1-SRC1/Y2-SRC2/Y3-SRC3"、是否存在任何问题？

 

・CDCE913PW
第1季度
当该偏离设置为使用 Pdiv1中的 Y1、Y2、Y3时、Y1与 Y2/Y3之间是否存在任何延迟？
第2季度
为什么在仅使用 Y1时和使用 Y1/Y2/Y3时,尽管使用相同的 Inclock 和相同的输出频率设置, PLL 的 M、N、freq 在 Clock Pro 中存在差异。
我想从用于 Y1设置的 Pdiv1中将 Y2/Y3设置为使用没有变化。
总之、在这种情况下、该器件使用 Y1/y2/Y3相同的频率和相同的 Pdiv、我可以使用寄存器设置参考时钟专业版中的 BitViewer、可以吗？
第3季度
在 Clock Pro 中,为什么我在 BitViewer 中看不到 reg15 nad 31 ?
问题4
如果我将 reg"EEWRITE"设置为1以便将数据保存到存储器中、是否在不使用 reg"EELOCK"设置的情况下立即将 reg"EELOCK"设置为1？

 

 

感谢您的支持

  • 0
    TI__Guru**** 2455560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    有关 SRC 的问题：

    不存在与 RCKI 相关的交流工作条件。 事实上、 图2中只介绍了唯一的要求。 (参考时钟输入连接和时序要求)。

    图17中的参考时钟 是通过 菊花链配置从外部源分布到所有从器件的,因此参考时钟是从同一源分布的,因此应该同步。  

    有关  CDCE913PW 的问题：

    另一个团队处理与 CDCE913PW 相关的问题 。 请创建一个 有关 CDCE913PW 的新 E2E 主题(在您的标题中注明) 并在新的 E2E 帖子中发布您的问题、以便将其发送给正确的团队。  

    此致、

    阿拉什

  • 0
    TI__Guru**** 2455560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、我们的团队：

    感谢您的答复。

    替换 Q1
    我是否应该将 RCKI 作为 A 组和 B 组的同步输入？
    是否无需输入 RCKI 作为与 A 组和 B 组同步？

    示例 Q2
    >>图17中的参考时钟是从一个外部源分布到所有从设备的菊花链配置,所以参考时钟是从同一个源分布的,因此应该同步。
    我可以将裕量数据作为 RCKI 的同步来获得吗？

    谢谢你的好意

  • 0
    TI__Guru**** 2455560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我不确定 您所参考的原理图。 但 RCKI 是 LRCLK 的附加参考时钟； 您称之为 SYN 可能是另一个器件的 LRCLK。 如果这就是您的意思、即 FSYNC/LRCLK  与 RCKI 不同 、则无法连接它们。

    请参阅 图14。  以查看示例连接。

    此致、

    阿拉什

  • 0
    TI__Guru**** 2455560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、我们的团队：
    感谢您的答复。

    我想你不明白我的意思。
    ～μ A Q～
    根据附件 I ADD、有2组 A 和 B 合1设备。
    那么、我应该输入 RCKIA 和 RCKIB 作为同步吗？
    或者、我可以使用不与 RCKIB 同步的 RCKIA？


    而红线(RCKI)是 RCKI、对于每个器件 RCKI 是否有任何同步容差？

    谢谢你的好意

  • 0
    TI__Guru**** 2455560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，请参考  SRC4184的功能方框图。  如您所见、SRC4184分为两个立体声 SRC 部分、称为 SRC A 和 SRC B。 每个部分都可以独立于其他部分运行、 。 每个部分在硬件模式下都有单独的配置引脚集、在软件模式下都有单独的控制和状态寄存器组。

    此致、

    阿拉什

  • 0
    TI__Guru**** 2455560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、我们的团队：
    感谢您的答复。

    我想你不知道,我在下面问你。

    红线(RCKI)是 RCKI、对于来自相同时钟发生器的每个 RCKI 器件、是否有任何同步容差？

    谢谢你的好意。

  • 0
    TI__Guru**** 2455560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    很抱歉、由于 数据表中没有提及、我无法为容差提供任何建议。

    此致、

    阿拉什