[参考译文] TLV320ADC3140：FS 与44.1kHz 或48kHz 不同。

admin

Other Parts Discussed in Thread: TLV320ADC3140, TLV320ADC3100

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1326415/tlv320adc3140-different-fs-from-44-1khz-or-48khz

器件型号：TLV320ADC3140
主题中讨论的其他器件： TLV320ADC3100

大家好、

在从模式运行中、TLV320ADC3140是否可以在 FS=51.2kHz、25.6kHz 或12.8kHz 的条件下工作？我的客户尝试在从模式下将所有时钟信号(FSYNC 和 BCLK)从外部 MCU 输入到 TLV320ADC3140。根据随附的 pdf、启用 PLL 的情况和禁用 PLL 的情况都不支持这些 FS。我想确认一下。

e2e.ti.com/.../sbaa379.pdf

此致、

山本俊介

2 年多前

0 admin 2 年多前

TI__Guru**** 2815225 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Yamamoto-San：

该器件仅支持数据表中表6和7列出的采样频率(48k 和44.1k 的倍数)。

要支持这些非标准时钟速率、您需要使用具有完全可编程 PLL 的 ADC、例如 TLV320ADC3100。

此致、
J·麦克弗森

0 admin 2 年多前

TI__Guru**** 2815225 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Jeff：

您还可以检查 TLV320ADC3140EVM 是否真正无法做到这一点吗？
此致、

山本俊介

0 admin 2 年多前

TI__Guru**** 2815225 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Yamamoto-San：

当然、我今天将在 EVM 上进行实验、在上告诉您这是否可能。

此致、
J·麦克弗森

0 admin 2 年多前

TI__Guru**** 2815225 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Yamamoto-San：

我在 EVM 上进行了测试、发现当 PLL 设置为自动配置时、FS 51.2kHz 和25.6kHz 正常工作。 12.8kHz 不起作用。

此致、

0 admin 2 年多前

TI__Guru**** 2815225 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 JEF-SAN：

非常感谢您的评估！我们很高兴地知道、TLV320ADC3140可与 Fs51.2kHz 和 Fs25.6kHz 配合使用、尽管我们在数据表中尚未进行说明。我将向客户介绍如何使用 Fs51.2kHz 和 Fs25.6kHz 配置您的设置。根据我的理解、我们可以按照以下指令在 sbaa379.pdf 上复制您的设置。请问您可以教我吗？

此致、

山本俊介

0 admin 2 年多前

TI__Guru**** 2815225 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Yamamoto-San：

您所提到的应用手册对学习设备配置没有太大帮助。数据表更适合这一点。有一个应用程序段包含示例配置脚本(9.2.1.2.1)。但您是正确的、您只需要在为 ADC 通道加电时为 PLL 加电。默认情况下、PLL 设置为在接收到 MCLK、FSYNC 和 BCLK 后进行自动配置。这会将 PLL 配置为正确的分频器、以支持51.2k 和25.6k 采样。

此致、
J·麦克弗森

音频（参考译文帖）

音频（参考译文帖）(Read Only)

[参考译文] TLV320ADC3140：FS 与44.1kHz 或48kHz 不同。