嗨、大家好、
我有一个问题。 我们使用 DIX 来接收 SPDIF 并将其转换为 I2S 流。 但对于单独的部分、我们需要 LRCLK 除以4。 为此、我们使用了辅助 LRCLK 并将寄存器 32h 设置为0x20。 到目前为止、我们可以看到与主端口的 LRCLK 同步的 LRCLK/4。

但一旦我们收到 SPDIF 流、它们就不会再对齐。 我猜是因为辅助 LRCLK 基于 XTI、而主端口以恢复的 SPDIF 频率运行。 是否还有必要配置辅助 LRCLK 以同时切换到恢复的 SPDIF 流?

或者、像触发器一样使用时钟分频器 IC 来实现这一目标的唯一方法是吗?
此致、
埃里克