[参考译文] TLV320AIC3204：TLV320AIC3204菊链(尤其是 DOUT)

尊敬的 Jeff：

感谢您的答复。 我的担忧不在于锁止时刻、这不存在问题、因为使用了上升(采样)边沿和下降(驱动)边沿。 CLK OUT 到 DOUT 延迟最大为 22ns (数据表中的 td、DO-BCLK)可能会在短时间内两个驱动编解码器导致 DOUT 发生争用(可能出现不必要的电流)。 设计中多个编解码器的 td、DO-BCLK 将(略有)不同。 当 DOUT 驱动程序为开漏或...但我找不到 有关该 DOUT 驱动程序的信息时、这当然不是问题。

此致、

贝尔特

您好、BERT、

我明白了。 我很确定该驱动是开源的、可避免这个问题、但只是为了确保我已联系我们的设计人员、获得有关 DOUT 驱动器如何工作以及如何避免两个引脚之间任何短路/争用的更清楚的详细信息。 我会在他们回复后跟进。

谢谢。
J·麦克弗森

尊敬的 Jeff：

谢谢、我期待他们的回答。

Br、

贝尔特

仅供参考本周印度有一个节日正在发生设计团队所在的地方,所以它可能直到下周早些时候,直到我听到他们的回复。