[参考译文] SRC4392：SRC 延迟

Stephan、您好！

所有 SRC 器件中的延迟主要来自抽取或内插滤波器、是与1/fs 相关的固定数字-在数据表中显示为群延迟。

没有机制   在内部对其进行修改  

阿拉什

尊敬的 Arash：

感谢您的答复。

与此同时、我已经发现、当软静音功能(寄存器中的位4)启用时、会发生变化的延迟(+/-大约10us)。 x2D)。

如果该位永久设置为零、则延迟在同一 PCB 上的多个芯片之间似乎是恒定的。

现在、我们有多个 PCB、其中一个帧包含多个 SRC4392、但我们仍然可以看到它们之间的延迟变化。

我们可以停用 SRC 并使用同步信号进行测试、以确认这在 SRC4392内发生。

这个偏差在子采样范围内、这是它必须在芯片内产生的另一个提示。

因此可能有一种机制来计算/内插滤波器系数、它不仅取决于输入和输出信号的时钟、而且还会受到复位或上电过程的时序影响。

您可能会提供一些相关信息吗？

谢谢、此致

斯蒂芬

Stephan、您好！

SRC 的延迟仅取决于  其内部的抽取或内插滤波器、 这是固定的且与 FS 相关、但  MUTE 功能会通过将输出衰减从电流设置步进至全零数据输出状态来强制 SRC 输出数据为低电平、并且涉及一些逻辑门。  此外、复位序列会强制所有寄存器和缓冲器保持其默认设置、并且从图60来看、它 至少需要500us 的时间。

激活软静音 和复位 的情况 因芯片而异 、这  对于一组这样的器件来说并不是统一的、所以我认为触发事件不是实际的延迟、而是 内部复位函数的变化。

这些是成熟的器件、我们仅有的文档是您在产品页面中看到的内容。  

您可能需要考虑 使用相同的时钟锁存来自各个 SRC 的输出数据以同步输出。

此致、

阿拉什

Stephan、您好！

Arash 今天不在办公室、明天会跟你一起跟进。

感谢您的耐心等待、
J·麦克弗森

Stephan、您好！

很抱歉,Arash 将在周三回来。

感谢您的耐心等待、
J·麦克弗森

Stephan、您好！

据我所知,主要延迟来自内部滤波器,它是固定每 fs .  话虽如此、在任何 IC 中、数字门的性能和参数都存在变化。 我的观点是 ,具有吸引力的复位, 静音等引入了一个变体  的启动或复位是分离的传播延迟从输入到输出. 正如我之前所说的，信号将退出静音状态或在稍微不同的时间完成复位，而从输入到输出的传播延迟没有差异。

此致、

阿拉什

尊敬的 Arash：

非常感谢您花时间和精力来回答我的问题。

是否有机会让我直接接触真正熟悉实施细节的设计工程师？

此致

斯蒂芬