This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM1808:极不对称失真、冻结和振铃

Guru**** 2390755 points
Other Parts Discussed in Thread: PCM1808

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1363504/pcm1808-extreme-asymmetrical-distortion-freezing-and-ringing

器件型号:PCM1808

大家好!

我尝试使用 PCM1808读取模拟信号、遇到一个非常奇怪的问题。 我向芯片馈送一个正弦波(以2.5V 为中心)、通过 I2S 接口读回严重失真的信号。 更令人困惑的是、失真似乎高度不对称、波形的"负半部分"的失真要大得多。 以下是 I2S 数据的屏幕截图:

作为完整性检查、这里是直接记录在芯片上的输入信号。 2.5Vpp 1kHz。

我的设计基本上只是参考设计、并且我已经验证了电源/接地电源是稳定的。

我还注意到、在点处、输入似乎"冻结"并出现振铃。 奇怪的是、这种振铃似乎发生在冻结部分的开始和结束时、好像它能够预测"解冻"、便会认为芯片内部出现了问题? 下面是馈入较慢的100Hz 正弦波时的 I2S 数据图。 如您所见、它似乎冻结了~100个样本、并在开始和结束时响铃:

我真的不知道发生了什么-我几乎会倾向于假设我有一个损坏的零件/板,除了事实,我有两个他们的行为相同. 如果有人以前见过这样的东西,或可以建议任何尝试,请告诉我!

编辑:这里是我的原理图的相关部分、包括输入放大。 如您所见、它与参考实现几乎相同。 我看到两个输入的行为都是相同的(原始和11x 放大)、但上面的屏幕截图来自放大源。 我还尝试在信号和芯片输入引脚之间添加一个0.1uf 电容、以查看是否会产生影响、但这并没有解决问题。

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Conrad:

    您能否分享您的原理图?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Daveon 已经将原理图添加到帖子中。 感谢您的观看!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Conrad:

    您的原理图看起来很好、没有任何突出的地方可以证明输出中存在失真。

    您的 I2S 时钟频率是多少? 您在器件处于从模式时提供 SCKI 是否有意为之?

    此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好 Daveon、我一直在使用32ks/s (LRCK=32KHz、2.048 MHz、8.192MHz)、但曾尝试过一些其他采样率并看到类似行为。 我的印象是 SCK 需要在从模式下提供、但如果不需要、这是明天运行的简单测试!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Conrad:

    我的错误是、在从模式下、此器件需要 SCKI。

    此外、BCLK 可能不正确、在32kHz FS * 24位字长* 2Ch 下、BCLK 应该是1.536MHz

    我建议 更改频率并测试 时钟信号是稳定的1.536MHz BCLK、8.192MHz SCK 和32kHz FS、因为您的输出与未同步频率的预期响应相匹配。

    示例如下:

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Daveon:

    很抱歉回复延迟。 我一直使用32位字长(或数据表中所说的64 bck/帧)、我认为它受支持:

    我一直从 MCU 驱动时钟信号、因此以2为底可分频的时钟似乎是更简单的选择。 我在周五尝试使用24位格式、但发现芯片会显示与之前类似的行为。 我今天稍后将用一些不同的时钟频率重试、看看我是否能正常工作。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我确实看到原理图中的某些内容可能会导致您的麻烦。  VINL 直接连接到您的音频输入。  如果电源能够驱动低于-0.3V 的输入、这可能会在相邻通道上引起奇怪的行为。

    如果您将电容器与 VINL 串联、则可以确保正常运行、因为输入在内部偏置到 Vcc/2、如果不使用它、则可以将其保持断开状态。  或者、您可以将 VINL 和 VINR 连接在一起、并通过对输出数据进行数字求和来在动态范围内获得3dB 的升压。

    Vref 是 Vcc/2的低噪声基准、您可以将其用于+2V5基准、但必须首先使用单位增益运算放大器对其进行缓冲。

    "冻结"现象是指抽取器中出现数值饱和、例如削波。  削波开始和结束时出现的振铃伪影是线性相位数字滤波器限制了输出数据中的频率响应的结果。  这是正常行为。

    您提到的原始时钟频率很好、只要它们彼此稳定且同步。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jeff:

    感谢您查看我的原理图! 这听起来很有希望、我怀疑这是我所看到的问题的根源。 我最初将原始信号连接起来作为调试回退、因此这可能是我引发所有问题的有趣之处。

    由于我的 PCB 设计、测试这可能需要一些"高级返工"、因此我会在几天后进行更新、届时我可以对其进行测试。

    再次感谢

    Conrad

    编辑:

    测试后、这确实解决了问题。 谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Conrad、

    太棒了。  很高兴听到它成功了!