请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV320ADC6140 工具与软件：
有人可以先确认一下我对主模式下 TLV320ADC6140时钟参数的了解吗？
1.阅读应用手册"配置和操作 TLV320ADCx140作为音频总线主器件"、我认为在禁用 PLL 的情况下无法以192kHz 的频率对4个通道进行采样。 是这样吗？
2.如果启用 PLL 时 MLCK 和 BCLK 之间的关系存在有意义的限制、或者内置 PLL 是否可以从表1中的任何 MCLK 中生成应用手册表3/4中的任何所需频率、我无法从数据表和应用手册中弄清楚。 没有任何注释,它不能,但它没有明确地说它可以。 特别是、有人能否在启用 PLL 时确认这是有效的参数组合？
24 MHz
采样频率= 192kHz (4通道)
BCLK = 18.432 MHz
BLOCK 至 FSYNC = 96
谢谢！
