[参考译文] PCM3060：外部复位操作

您好！

DOUT 在内部复位后应该会变为高达2048/fs、可能它太小以至于看起来像是同时发出命令一样。

此致。

您好！

感谢您的答复。
参考图23、RST、ADPSV 和 DAPSV 似乎同时启动。
从图22中、我了解到内部复位在激活 ADPSV 和 DAPSV 后激活、但此时、即使 RST 引脚为低电平、ADPSV 和 DAPSV 是否也会下降？
或者、一旦 RST 变为高电平、ADPSV 和 DAPSV 是否立即变为低电平？

此致、
柳。

图22是上电复位、其中 VDD 上升、图23是 VDD 上升、并应用了外部复位。

是的、 即使 RST 引脚为低电平、当 VDD 达到 VDD 典型值后、ADPSV/DAPSV 也会下降。

如果 RST 为低电平、内部复位将不会被释放。

此致。

您好！

这是否意味着在 RST 引脚上升沿的同时释放内部复位并且 VOUT 在之后输出2048/FS？

此致、
柳。

抱歉。 我问的是 DOUT、而不是 VOUT。

此致、
柳。

感谢您的答复。
我再次进行检查、DOUT 在 RST 上升沿之后输出3.3μs。
是否有任何可能的原因？
fs 为48kHz。

此致、
柳。

尊敬的 Yamashita-San：

Peter 今天就出来了、明天还会跟你跟进、但我想补充一点、 因为你使用的是外部重置、你应该参考图23、而不是22。 您突出显示的段落也用于上电后的内部重置。 除非我不明白、否则您的情况是在器件上电后很长时间应用的外部复位。 关于这一时间安排的段落如下：

RST 引脚保持低电平多长时间以及 ADPSV 和 DAPSV 的值是否被更改？  

尊敬的 Jeff：

关于图22和23、不清楚。
说明 RST 在一段足够的时间后变为高电平、但是内部复位不会变为高电平、除非 RST 变为高电平。
内部复位变为高电平后、DOUT 应该输出2048/fs、但会更早输出。

此致、
柳。

在图22中：

VDD 上拉至阈值以上后、内部复位变为高电平1024 SCLK。

在这种情况下、RST 默认为高电平、因为它是低电平有效逻辑。

在图23中：

RST 变为高电平后、内部复位变为高电平1024 SCLK。

您能否提供在 POR 或外部复位情况下看到3.3us 的时序图？

请显示数据表的图22或23中所示的相应信号。

此致。

您好！

我遇到的现象是针对外部重置。
我已附上正在发生的情况。
您能在这里看到吗？
在 RST 被设定为低电平后、在它被设定回高电平前会有很长一段时间。
我期望 DOUT 在内部复位变为高电平后开始输出2048/fs、但它在 RST 变为高电平后开始输出3.3μs。
我想知道为什么会这样。

此致、
柳。

由于只有 RST 是引脚、而 ADPSV/DAPSV 是寄存器、因此如何测量3.3us？

如下方突出显示部分所示、VOUT 和 DOUT 由寄存器 ADPSV/DAPSV 控制、当从外部复位恢复到正常运行时、将执行图22中的序列。  

由于 ADPSV 和内部复位是内部信号、因此您可以使用最接近的信号进行估算、即禁用 ADPSV/DAPSV 寄存器并随后使用该信号来测量进入 DOUT 的时间时的寄存器写入(I2C)。

您好！

对于 RST 引脚 RISE 和 DOUT、这些引脚都直接使用示波器进行测量。
因此、一旦 RST 引脚上升、BCLK 和 LRCLK 开始工作且 DOUT 立即开始输出。
我认为这很奇怪、因为这意味着除非 RST 引脚为高电平、否则内部复位永远不会上升。
我不控制 ADPSV/DAPSV、因为我在硬件模式下运行。

此致、
柳。

MODE 引脚连接到了什么？

在 POR 情况下、您是否看到了硬件模式的正确时序？

一旦上面的 POR 正确并正在运行、您是否能够捕获以下信号并在 RST 上触发低电平？

• VDD
• RST
• SCKI
• DOUT

这里我想看到内部复位变低、这意味着 DOUT 应该变低。

然后在超过2048/fs 后、将 TRIGGER 设置为高电平并再次进行捕获。

此致。

您好！

MODE 引脚通过220 kΩ 连接至 VDD。
RST 设为低电平后、DOUT 保持高电平。
BCLK 为低电平。
LRCLK 为高电平。
它们中的每一个在 RST 变为高电平时开始运行。

此致、
柳。

你好 Ryu、

当 VDD 上升时、您是否在 POR 期间看到正确的响应？

上电时 DOUT 是否为低电平、提供 VIN 且 VDD 稳定后数据是否为低电平？

您上面提到的内容似乎与外部复位图不匹配。

DOUT 有时会在 RST 被拉低后变为低电平。 你没有看到那个吗？

我们没有 EVM 需要验证、最好根据图22和23进行检查以确保正确。

此致。

您好！

我们确认了在执行 POR 时的行为与图22中的行为相同。
之后、当应用外部复位时、DOUT 和 CLK 开始同时输出。 (并非如图23所示)
我们没有 EVM、只有我们自己制造的电路、如果可能、您可以使用 EVM 确认这一点吗？

此致、
柳。

尊敬的 Yamashita-San：

彼得今天不在办公室。 我们明天会讨论 EVM 测试。

此致、
Jeff McPherson

当 EXT RST 变为低电平时、我希望 DOUT 变为低电平。 所有器件上都能看到吗？

您能否根据上述要求应用外部复位时提供示波器捕获？

我想在范围内看到 RST、VIN、DOUT 和 CLK。

这是一个旧器件、我们也没有 EVM。

此致。

你(们)好

附加是捕获的图像。
VDD 始终是3.3V。

此致、
柳。

外部复位激活后、DOUT 从不变为低电平-大约40ms 后、DOUT 应该变为低电平。

我是否将外部复位拉至低电平、持续时间是否超过250ms？

这应该足够了、因为它超过2048/48K~43ms。  

您是否在所有器件以及连接到 DOUT 的任何可能阻止其变为低电平的东西上都能看到该问题？

DOUT 是否比之前出现的问题更适合您的应用？

此致。

jie feng1 说：

我是否正确外部复位引至低电平的时间超过250ms？

这是什么意思？
POR 后250ms 内的一个外部复位是否会引起一个问题？

我不知道这是不是由 DOUT 出现得太快引起的、但是当波形变得这样时、就会产生白噪声。
DOUT 有时如图23所示运行、此时不会产生白噪声。

此致、
柳。

尊敬的 Jeff：

感谢您的答复。
下面很好地遵循2048/fs 等待时间。

此致、
柳。

尊敬的 Yamashita-San：

根据 Peter 前面的问题、DOUT 是否会在继续保持 RST 低电平时变为低电平？ 同样、我仍然担心由于 RST 没有边沿、复位电路可能不会正常关闭。 数据表中所有的时序图显示了 RST 信号上的一个清晰边沿。

谢谢！
Jeff McPherson

尊敬的 Jeff：

funing hua 说：

在 Peter 先前的问题后面、如果继续保持 RST 低电平、DOUT 是否会变成低电平？

不会如此；即使 RST 的低电平时间延长、它也保持高电平。

此致、
柳。

尊敬的 Yamashita-San：

能否展示如何启动外部复位的示波器图？ 您之前分享的快照显示 RST 从低到高、但当 RST 从高到低时、您能分享吗？

谢谢！
Jeff McPherson

尊敬的 Jeff：

连接 RST 开始处的波形。

此致、
柳。

尊敬的 Yamashita-San：

感谢您的图解。 由于 DOUT 仍然为高电平、因此我认为复位存在问题。 可以增大复位压摆率吗？ RESET 信号缓慢下降可能导致复位序列不完整。 数据表显示、RESET 信号应具有像 BCLK 和 FSYNC DO 一样的清晰边沿。

此致、
Jeff McPherson

尊敬的 Jeff：

很难将速度提升到快于当前大约20 μs / V 的速度
是否有可接受的速度指示？

此致、
柳。

尊敬的 Yamashita-San：

复位压摆率应与上面显示的 I2S 时钟相当。 类似于2-3V/us。

此致、
Jeff McPherson

尊敬的 Jeff：

我理解。
在我们的环境中不能更快。
您能否确认在您的环境中减慢 RST 信号会导致相同的症状？

此致、
柳

尊敬的 Jeff：

我设法把速度提高到大约6.5V/μ s、但情况并没有改善。
仍然需要将速度提高至3V/us 吗？
是否有任何其他可能的因素？

此致、
柳

您好！

jie feng1 说：

目前、此 RST 引脚不符合要求、我们需要更正该问题。

这是什么意思？
µs、RST 信号很难快于6.5V/μ s。
Jeff µs、它应该是大约2~3V/μ s、但这是否意味着它需要比 BCLK 更快？

此致、
柳

Yamashita-San、

在再次查看 RST 引脚的图表后、我被弄错了。 范围已经放大、乍一看似乎真的很慢。

在数据表中、它提到了一个针对 RST 的施密特触发输入、所以输入斜率的影响应该最小。

尽管如此、这很奇怪、因为外部复位似乎没有复位 DOUT。 您是否能看到 VCC、VDD 电流中的任何变化？

外部复位会导致内部复位变为低电平并将器件断电、因此电流应出现下降。

您是否在所有器件上都能看到这些信息？ 您是否认为可以通过外部设备强制将 RST 引脚置为低电平、只是为了验证该电压是否足够低而触发复位？

此致。

您好！

感谢您的答复。
我将继续检查。
如果是内部复位、还有其他可能的原因是什么？
如果内部复位不起作用、可能的原因是什么？
此外、在施加 RST 时、不存在 DOUT 不变为低电平的情况、是吗？

此致、
柳

我们知道可以进行 POR 复位、但在外部复位的情况下、在您的设置中 RST 引脚似乎不会触发内部复位。

如果电流不变、则确认永远不会发生复位。 可能没有 RST 引脚与 DUT 的物理连接。

因此、请检查焊料连接或尝试使用不同的单元等

此致。

您好！

已检查电流、发现电流未更改。
不过、我们在多个器件中检查得到了类似的结果。
除了连接不良、我还能想到其他什么？

此致、
柳

所以、似乎从未进行过复位。 我们怀疑外部复位永远不会进入器件。

此致。

抱歉、我确认 VCC 没有变化、VDD 正在关闭。
但即使在这种情况下、DOUT 也不是低电平。
此外、从外部 RST 恢复后会观察到白噪声。
是否有任何可能的原因？

此致、
柳

否、VCC 电流没有下降、但 VDD 电流下降。
顺便说一下、主模式和从模式下的复位操作是否不同？
目前、当在主模式下使用时会发生该错误、但在从模式下使用时、相同的进程不会导致错误。

此致、
柳

好的、让我内部检查这是否仅适用于从模式。

您说在从模式下、当 RST 被拉低时、DOUT 被复位为零？

此致。

是的、是这样。 不会产生白噪声。

此致、
柳

在从模式下没有发生这种情况有什么可能的原因吗？

此致、
柳

我们无法确认、因为我们没有电路板需要验证。 您能否改用从模式？