This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3105:ADC 数字抽取滤波器通带的测试条件

Guru**** 2378760 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1392958/tlv320aic3105-test-condition-for-pass-band-of-adc-digital-decimation-filter

器件型号:TLV320AIC3105

工具与软件:

您好、先生、

我的客户正在验证数字内插滤波器的器件特性。 他们发现、只有旁路通道(line2)可满足通带测试结果0.45fs (Hz)。 是 PLL 配置问题吗?

下面是客户 PLL 配置。
MCLK= 24.576MHz
LRCK= 48KHz
16位数据

P= 2
Q= 4
J= 8
D= 0
R= 1

下图是在 Line1通道中进行的测试。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    您能否共享以下信息:

    1) 1)器件的寄存器配置(寄存器转储/配置脚本)?

    2) 2)您已经提到、上面的图用于 Line1。 还可以为 line2共享相同的文件吗?

    谢谢。此致、

    Lakshmi Narasimhan